《dfet數(shù)位電路》ppt課件-預(yù)覽頁(yè)
【正文】 的雜訊邊距 8V2V3VVNM8V2V3VVNMtDDIHOHHtDDOLILL????????22 CMOS反相器特性 靜態(tài)功率損耗： 當(dāng) Vi = 0V， Vo = VDD，沒(méi)有電流由 power supply流出，所以 P = 0。此時(shí)儲(chǔ)存在 C上的電荷量為： 2. 每一次轉(zhuǎn)換期間 (Vo由 VL VH VL )， 則 皆由電源流出 q = CVDD的電荷 。假設(shè) CMOS反相器外接 n個(gè)邏輯閘並且每個(gè)邏輯閘的輸入端寄生電容皆相同，則 C可以表示為： Cout：反相器本身輸出端的寄生電容量 Cin：每個(gè)外接邏輯閘輸入端的寄生電容量 C = Cout + n ? Cin 27 CMOS反相器特性 傳輸延遲 (tp )： tp = (tPLH ? tPHL) = tp與 VDD成反比而與 C成正比，即 VDD愈高充電速度愈快， C愈大充電速度愈慢。 )k1k1()(2VCfPtDPpn2DD2p ?????????29 CMOS反相器特性 例題 2. VDD Qp Vo C Qn Vi 左圖中假設(shè) VDD = 10V，CMOS反相器輸出端寄生電容 Cout = 1pF，每個(gè)外接邏輯閘輸入端寄生電容Cin = 2pF； FET參數(shù)為：kn = kp = 1mA/V2， Vtn = |Vtp| = ?VDD， ? = 。 31 CMOS反相器特性 CMOS邏輯閘的輸入端是絕緣體 (IG = 0)，所以外接邏輯閘不會(huì)影響輸出電壓，因此理論上 CMOS邏輯閘的 fanout可以趨近無(wú)限大 對(duì)於 CMOS來(lái)說(shuō)， 當(dāng)外接的邏輯閘數(shù)量增加時(shí)，輸出端的等效電容 C隨之增加，結(jié)果 tPHL及 tPLH 也隨之上升，造成速度下降。 2. 當(dāng) A = VL 且 B = VL 時(shí)， Y = VH。 2. 當(dāng) (A = VL， B = VL)或 (A = VH，B = VH)， Y = VL。 ?邏輯功能為： A _ B _ 38 反相器的應(yīng)用 環(huán)型振盪器 (ring oscillator) 1. 利用反相器存在傳輸延遲，使得 Vo無(wú)法隨 Vi瞬間改變的特性，我們可以串接奇數(shù)個(gè) (n ? 3)反相器成為一個(gè) 環(huán)型振盪器 ，以產(chǎn)生穩(wěn)定的方波信號(hào)。 pnt2T ?pnt21f ?40 反相器的應(yīng)用 例題 4. 假設(shè)環(huán)型振盪器中反相器的 tp = 1ns， (1) 欲得到 f = 100MHz的方波信號(hào)，需串接幾 個(gè)反相器？ (2) 欲得到 f = 1MHz的方波信號(hào)，需串接幾個(gè)反相器？ 41 反相器的應(yīng)用 反相放大器： VOH = VDD VOL = 0 VIL VIH VDD Vi Vo slope = ?1 slope = ?1 1. 在高低電位轉(zhuǎn)換區(qū)間的斜率很大 (斜率為負(fù)值 )，表示 Vi很小的變動(dòng)會(huì)造成 Vo很大的變化。 2/VVDDb i a s ?RM Vi Vo 43 反相器的應(yīng)用 簡(jiǎn)單比較器 ： VDD/2 Vo 1. 以 CMOS反相器為例，假設(shè) Vi VDD/2， Vo ?VDD； Vi VDD/2， Vo ? 0V；所以反相器可作為簡(jiǎn)單比較器。
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1