基于fpga的fsk調(diào)制解調(diào)器設(shè)計(jì)畢業(yè)設(shè)計(jì)(論文)-預(yù)覽頁(yè)
【正文】 CPLD和FPGA的主要區(qū)別是他們的系統(tǒng)結(jié)構(gòu)。而FPGA卻是有很多的連接單元，這樣雖然讓它可以更加靈活的編輯，但是結(jié)構(gòu)卻復(fù)雜的多。一些FPGA可以讓設(shè)備的一部分重新編輯而其他部分繼續(xù)正常運(yùn)行。此外，F(xiàn)PGA企業(yè)都在大力降低產(chǎn)品的功耗，滿(mǎn)足業(yè)界越來(lái)越苛刻的低功耗需求。FPGA的邏輯是通過(guò)向內(nèi)部靜態(tài)存儲(chǔ)單元加載編程數(shù)據(jù)來(lái)實(shí)現(xiàn)的，存儲(chǔ)在存儲(chǔ)器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/O間的聯(lián)接方式，并最終決定了FPGA所能實(shí)現(xiàn)的功能，F(xiàn)PGA允許無(wú)限次的編程。4）FPGA是ASIC電路中設(shè)計(jì)周期最短、開(kāi)發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。用戶(hù)可以根據(jù)不同的配置模式，采用不同的編程方式。當(dāng)需要修改FPGA功能時(shí)，只需換一片EPROM即可。目前進(jìn)入我國(guó)并具有廣泛影響的EDA軟件是系統(tǒng)設(shè)計(jì)軟件輔助類(lèi)和可編程芯片輔助設(shè)計(jì)軟件：Protel、Altium Designer、PSPICE、OrCAD、PCAD、LSIIogic、MicroSim、ISE、modelsim、Matlab、Quartus II等等。目前Altera已經(jīng)停止了對(duì)Max+plus II 的更新支持。具有運(yùn)行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點(diǎn)。此外，Quartus II 通過(guò)和DSP Builder工具與Matlab/Simulink相結(jié)合，可以方便地實(shí)現(xiàn)各種DSP應(yīng)用系統(tǒng)；支持Altera的片上可編程系統(tǒng)（SOPC）開(kāi)發(fā)，集系統(tǒng)級(jí)設(shè)計(jì)、嵌入式軟件開(kāi)發(fā)、可編程邏輯設(shè)計(jì)于一體，是一種綜合性的開(kāi)發(fā)平臺(tái)。Quartus平臺(tái)與Cadence、ExemplarLogic、 MentorGraphics、Synopsys和Synplicity等EDA供應(yīng)商的開(kāi)發(fā)工具相兼容。 隨著EDA技術(shù)的發(fā)展，使用硬件語(yǔ)言設(shè)計(jì)PLD/FPGA成為一種趨勢(shì)。 VHDL的參考書(shū)很多，便于查找資料，而Verilog HDL的參考書(shū)相對(duì)較少，這給學(xué)習(xí)Verilog HDL帶來(lái)一些困難。1987年底，VHDL被IEEE和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語(yǔ)言 ?，F(xiàn)在，VHDL和Verilog作為IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言，又得到眾多EDA公司的支持，在電子工程領(lǐng)域，已成為事實(shí)上的通用硬件描述語(yǔ)言。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱(chēng)設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱(chēng)可是部分,及端口)和內(nèi)部（或稱(chēng)不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分?！。?）與其他的硬件描述語(yǔ)言相比，VHDL具有更強(qiáng)的行為描述能力，從而決定了他成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語(yǔ)言。符合市場(chǎng)需求的大規(guī)模系統(tǒng)高效，高速的完成必須有多人甚至多個(gè)代發(fā)組共同并行工作才能實(shí)現(xiàn)。：將文件調(diào)入HDL仿真軟件進(jìn)行功能仿真，檢查邏輯功能是否正確（也叫前仿真，對(duì)簡(jiǎn)單的設(shè)計(jì)可以跳過(guò)這一步，只在布線(xiàn)完成以后，進(jìn)行時(shí)序仿真）：將源文件調(diào)入邏輯綜合軟件進(jìn)行綜合，即把語(yǔ)言綜合成最簡(jiǎn)的布爾表達(dá)式和信號(hào)的連接關(guān)系。第2章 FSK調(diào)制解調(diào)原理第1節(jié) 數(shù)字調(diào)制技術(shù) 數(shù)字基帶信號(hào)中含有豐富的低頻分量，由于傳輸信道的頻率特性通常有限，即存在上、下限頻率，超過(guò)此界限則不能進(jìn)行有效數(shù)據(jù)傳輸，因此數(shù)字基帶信號(hào)的頻譜特性與信道頻譜特性不匹配，不適于在傳輸信道中直接傳送。其他任何調(diào)制方式都是在這3種方式上的發(fā)展和組合。其中除了BPSK，QPSK,OQPSK之外，都可以看成調(diào)制指數(shù)h =1/2的連續(xù)相位移頻鍵控（CPFSK）。相移鍵控(PSK)通過(guò)二進(jìn)制符號(hào)0和1來(lái)判斷信號(hào)前后相位。第三節(jié) 2FSK調(diào)制解調(diào)原理 2FSK的調(diào)制原理二進(jìn)制頻移鍵控（2FSK）是指載波的頻率受調(diào)制信號(hào)的控制，而幅度和相位保持不變。 2FSK信號(hào)時(shí)間波形通常2FSK信號(hào)可以由兩種電路實(shí)現(xiàn)。圖中兩個(gè)中心頻率為和帶通濾波器的作用是取出頻率為和高頻信號(hào)，包絡(luò)檢波器將各自的包絡(luò)取出至抽樣判決器，抽樣判決器在抽樣脈沖達(dá)到時(shí)對(duì)包絡(luò)的樣值和進(jìn)行判決，判決準(zhǔn)則是當(dāng)抽樣值滿(mǎn)足判為頻率代表的數(shù)字基帶信號(hào)，即“1”碼；當(dāng)時(shí)判為頻率代表的數(shù)字基帶信號(hào)，即“0”碼。 2FSK相干解調(diào)原理方框圖2FSK另外一種常用而簡(jiǎn)便的解調(diào)方法是過(guò)零檢波解調(diào)法，（a）和（b）所
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1