dsp原理與應(yīng)用---第6章 mcasp-預(yù)覽頁
【正文】 ? 以 48 kHz 的速率從 DVD中接收數(shù)據(jù)，但是以 96 kHz或192 kHz的速率輸出解碼的音頻。串行器負(fù)責(zé)將串行數(shù)據(jù)移入或移出 McASP?，F(xiàn)在 DSP就可以通過 RBUF寄存器 (接收 XRBUF的別名 )，經(jīng)格式化單元讀取數(shù)據(jù)了。而且，這些雙向引腳既可以作為 McASP引腳使用也可以作為通用輸入 /輸出 (GPIO)引腳。 ?引腳數(shù)據(jù)設(shè)置寄存器 (PDSET)： PDOUT的別名。 ?引腳數(shù)據(jù)清除寄存器 (PDCLR)： PDOUT的別名。 McASP引腳控制方框圖 1. McASP引腳控制 ? 即使 McASP引腳被用作串行通道功能 (非通用輸入輸出口 )，也必須正確的設(shè)置 McASP GPIO寄存器 PFUNC和 PDIR。不管 PDIR和 PFUNC的設(shè)置如何， PDIN通常反映引腳的狀態(tài)。 例 24：通用輸出引腳 ——使用 PDCLR將數(shù)據(jù)從 1變到 0 如果引腳被配置為通用輸出引腳，并輸出 1，若將輸出從 1變?yōu)?，推薦使用 PDCLR寄存器而不是使用 PDOUT寄存器。即使使用外部高頻串行時(shí)鐘這一步也是必需的 (4) 啟動(dòng)串行時(shí)鐘 ACLKX或 ACLKR。這是指幀同步信號(hào)邊沿和單元開始之間的延遲。每一個(gè) TDM幀是由幀同步信號(hào)來定義的 (AFSX或 AFSR)。 DIT模式僅僅適用于配置為發(fā)送器的串行器，對(duì)于配置為接收器的串行器不適用。 在這個(gè)例子中，當(dāng)字 A的最后一位 (A0)被發(fā)送出去時(shí)， McASP將 XDATA標(biāo)志位置位，并產(chǎn)生一個(gè) AXEVT事件。 數(shù)據(jù)發(fā)送和接收 (2) 接收數(shù)據(jù)就緒 接收數(shù)據(jù)就緒標(biāo)志即 RSTAT寄存器中的 RDATA位反映了 XBUF寄存器的狀態(tài)。然而，在 AREVT被激活前還需要 5個(gè) McASP系統(tǒng)時(shí)鐘 (即 AREVT延遲 )。 CPU既可以通過 dMAX端口訪問也可以通過外圍配置總線來訪問它。 數(shù)據(jù)發(fā)送和接收 1. 發(fā)送位流數(shù)據(jù)對(duì)齊 McASP發(fā)送器支持的串行格式為： ? 單元大小 = 8， 12， 16， 20， 24， 28， 32 位 ? 字大小 = 單元大小 ? 對(duì)齊：當(dāng)每個(gè)單元中包含的位大于每個(gè)字中包含的位時(shí)，則左對(duì)齊 = 先將字移位，剩余的位被填充起來。 ? XRVRS：位反轉(zhuǎn)時(shí)可置為 1，沒有位反轉(zhuǎn)時(shí)置為 0。由 SPIx_CLK引腳輸出的每個(gè)時(shí)鐘脈沖使得 SPI主器件和從器件每一位的傳輸都同時(shí)進(jìn)行。 ? 在主模式下， SPIx_SCS是一個(gè)輸出引腳， C672x DSP僅僅支持一個(gè)SPIx_SCS引腳，因此在主模式下這一引腳的用處是非常有限的。 為了避免從器件超載 ， 在向它的 SPIDAT0或 SPIDAT1寄存器寫之前不需要插入一個(gè)延遲 。 利用握手引腳 ， 吞吐量由兩個(gè)器件 SPI端口的平均響應(yīng)時(shí)間來決定 。這個(gè)延遲可以設(shè)定為 2到 33個(gè) SYSCLK2周期。在延遲結(jié)束之前不會(huì)開始新的傳輸。 ?中斷 SPI模塊產(chǎn)生兩個(gè)級(jí)別的中斷向量，這些中斷連同來自 I2C和其他 SPI模塊的中斷被組合到一個(gè)中斷請(qǐng)求里面，來產(chǎn)生 C672x DSP的 INT14。 I2C 串行數(shù)據(jù)接口 I2C模塊提供了一個(gè)在 DSP芯片和 I2C總線器件之間的接口，具有下列性能： – 支持字節(jié)格式的傳輸 – 7位和 10位的尋址模式 – 支持多個(gè)主 發(fā)送器和從 接收器 – 支持多個(gè)從 發(fā)送器和主 接收器 – 組合的主發(fā)送 /接收和接收 /發(fā)送模式 (僅在 7位尋址模式中 ) – 數(shù)據(jù)傳輸速率從 10 kbps一直到 400 kbps (Philips快速模式速率 ) I2C 模塊結(jié)構(gòu) I2C模塊包括下列的基本部分： ? 串行接口：一個(gè)數(shù)據(jù)引腳（ SDA）和一個(gè)時(shí)鐘引腳（ SCL） ? 數(shù)據(jù)寄存器：用來臨時(shí)保存在 SDA引腳和 CPU或 DMA控制器之間流通的接收數(shù)據(jù)和發(fā)送數(shù)據(jù) ? 控制和狀態(tài)寄存器 ? 一個(gè)外圍數(shù)據(jù)總線接口：用來使能 CPU和 dMAX控制器來訪問 I2C模塊寄存器 ? 一個(gè)時(shí)鐘同步器：用來將 I2C輸入時(shí)鐘（來自 DSP時(shí)鐘產(chǎn)生器的 SYSCLK2）和 SCL引腳上的時(shí)鐘同步，以及用來將數(shù)據(jù)傳輸跟具有不同時(shí)鐘速度的主機(jī)同步 ? 一個(gè)預(yù)定標(biāo)器：用來將驅(qū)動(dòng)到 I2C模塊的輸入時(shí)鐘（ SYSCLK2）分頻 ? 一個(gè)仲裁器：用來處理 I2C 模塊（在它是主機(jī)時(shí)）和其他主機(jī)之間的仲裁的 ? 中斷產(chǎn)生邏輯：向 CPU發(fā)送中斷 I2C 操作模式 操作模式 描述 從接收模式 I2C模塊是從模塊，接收主模塊的數(shù)據(jù)。該模式必需經(jīng)從接收模式進(jìn)入。該模式必需經(jīng)主發(fā)送模式進(jìn)入。 ?若 I2C模塊為主模塊，那么開始它一般作為主發(fā)送器向某一從模塊發(fā)送一個(gè)地址。如果主模塊要向 I2C模塊發(fā)送數(shù)據(jù)，這時(shí) I2C模塊必須保持為一個(gè)從接收器。 ?STOP狀態(tài)定義為當(dāng) SCL為高時(shí)， SDA線上從低到高的轉(zhuǎn)變。SDA線上的每一位等同于 SCL線上的一個(gè)脈沖，并且數(shù)據(jù)傳輸時(shí)一般是以最高有效位 (MSB)開始。 n是一個(gè) 2到 8之間的數(shù)，接收機(jī)是在傳輸?shù)臄?shù)據(jù)位后面插入一個(gè) ACK位。在傳輸完每個(gè)字節(jié)后，從模塊必須要發(fā)送確認(rèn)（ ACK）。不發(fā)送地址和數(shù)據(jù)方向位。在每個(gè)數(shù)據(jù)字的末尾主模塊都可以驅(qū)動(dòng)另一個(gè)開始狀態(tài)。 I2C模塊中的可編程預(yù)標(biāo)定器 (prescaler)將 I2C的輸入時(shí)鐘分頻產(chǎn)生預(yù)標(biāo)定時(shí)鐘，此時(shí)鐘必須在 MHz范圍內(nèi)。 ?GPIO引腳控制 可以將 I2C模塊的 SDA和 SCL引腳用作通用輸入 /輸出 (GPIO)。 通過將 I2C引腳功能寄存器（ I2CPFUNC）中的 GPMODE位置為 1，來使能GPIO模
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1