【正文】 ispLSI1000E 和 ispLSI1048E 器件也有可選擇的全局輸出使能 GOE。它也簡化了布線軟件的工作量，增加了利用率。 輸出布線區(qū)旁路連接進(jìn)一步增強(qiáng)了器件的適應(yīng)性。 ② 每個巨型塊有兩個專用的輸入與巨型塊內(nèi)的 8 個 GLBｓ直接相連。由于 ispLSI 器件的相同構(gòu)造，通過 GRP 的延時是一致的和可預(yù)知的，然而，延時會受到GLB 的輕微影響。器件有 4 個專用的系 統(tǒng)時鐘（ Y0、 Y Y Y3），對于 ISPLSI1016有 3 個（ Y0、 Y Y2），通過時鐘分配網(wǎng)絡(luò)，這些系統(tǒng)時鐘引腳可直接分給任何 GLB 或任何 I/O 單元。時鐘 GLB 的輸出可依次產(chǎn)生一個 CLK0的“分頻”信號，它可連接到 CLK CLK IOCLK0或 IOCLK1 全局時鐘線上。并被加到所有 I/O 單元，設(shè)計(jì)者可以利用兩者之一對 I/O 單元編程。 ispLSI1032 和 ispLSI1048 結(jié)構(gòu)圖 2． 2 硬件描述語言及設(shè)計(jì)軟件 ABEL語言簡介 ABEL－ HDL 語言是一種層次結(jié)構(gòu)的邏輯描述語言，由美國 DATA I/O 公司研制開發(fā)，目前被廣泛應(yīng)用于可編程邏輯電路設(shè)計(jì)。 ABEL－ HDL 語言設(shè)計(jì)文件是 ASC11 格式的文本文件，叫作 ABEL－ HDL 源文件。一項(xiàng)設(shè)計(jì)的所有模塊，可以 包含在一個文件中，也可以包含在幾個文件中。 標(biāo)識符必須以英文字母或下劃線 “ ” 開始，其后可跟數(shù)字、英文字母、波浪線 “~”和下劃線 “ ” ，標(biāo)識符最長不得超過 31個字符；標(biāo)識符不能使用空格，單詞中的分隔需用下劃線；標(biāo)識 符與字母的大小寫有關(guān)。關(guān)鍵字不分大、小寫，可以用大寫、小寫或大小寫混合方式輸入，它們表示的含義相同。如果將專用常量賦值給一個標(biāo)識符，那么該標(biāo)識符在整個模塊中都代表該常量，如 X＝ .X.；則 X代表任意態(tài)。數(shù) 有五種表示形式： (1) ^b， ^o， ^d及 ^h（或 ^B， ^O， ^D及 ^H）表示， ^d 可以省略不寫。 （ 3）移位運(yùn)算是邏輯無符號移位，移位運(yùn)算時用“ 0”來補(bǔ)缺位。 ② 所有的關(guān)系運(yùn)算都是無符號運(yùn)算。 （ 4）賦值運(yùn)算符 表 27 賦值運(yùn)算符 運(yùn)算符 舉例 說明 = A=B 組合型確定態(tài)賦值 (把 B的值立即賦給 A，沒有時延 ) : = A: =B 寄存器型確定態(tài)賦值 (在下一個時鐘脈沖 有效沿來后，把 B的值賦予 A) ?= A?=B 組合型任意態(tài)賦值 ?:= A?:=B 寄存器型任意態(tài)賦值 注意： ① 在使用點(diǎn)擴(kuò)展名時用＝和 ?=來賦值。塊用于邏輯方程、狀態(tài)圖、宏定義和標(biāo)識符中，塊可以嵌套使用，即塊中包含塊。 T_Valid := 1。 為枚舉法 Addr = [A7 .. A0]。 ③ 單個信號對集合賦值時，則用此信號對每個元素賦值。b 二、 ABEL 源文件的基本結(jié)構(gòu) module 模塊名； 模塊開始 [title 39。 。 信號名 , 信號名 node [istype 39。] [集合的定義 。] [statediagram(狀態(tài)變量 ) 狀態(tài)圖描述 。 下面是一個完整描述可 逆十進(jìn)制 計(jì)數(shù)器的 ABEL 程序 可逆十進(jìn)制計(jì)數(shù)器可作加法計(jì)數(shù)器，又可作減法計(jì)數(shù)器，設(shè)計(jì)要求：使能端 EN，低電平有效。 Q3..Q0,CI,CO PIN ISTYPE ‘ REG’ 。 =!EN。 =!EN。 ELSE WHEN(M==0)amp。 WHEN (M==1)amp。(Q==0) THEN {Q:=9。 REPEAT 11{[0,0,C][X,X,X]。單獨(dú)使用時須放在引腳或節(jié)點(diǎn)說明語句之后。由于 ABEL－ HDL 是與器件無關(guān)的通用語言，若不規(guī)定信號屬性或者其他信息（如點(diǎn)擴(kuò)展名），則設(shè)計(jì)從一種器件移植到另一種器件時，可能工作不正常。當(dāng)然，在針對某些特定器件進(jìn)行設(shè)計(jì)時，使用屬性可以更精確地描述電路的行為，排除模棱兩可的情況。真值表可用于組合電路也可用于時序電路。狀態(tài)圖首先用關(guān)鍵詞 STATE＿ DIAGRAM定義一個狀態(tài)機(jī)，狀態(tài)機(jī)的工作過程由 IF－ THEN－ ELSE、 CASE和 GOTO語句定義。 例： STATE S0： Y＝ Y＋ 1； GOTO S1； ② 條件轉(zhuǎn)移語句 IF－ THEN－ ELSE 格式： IF 表達(dá)式 THEN 狀態(tài)表達(dá)式 ［ ELSE 狀態(tài)表達(dá)式］； 若 IF后的表達(dá)式為真，則轉(zhuǎn)向 THEN后的狀態(tài)表達(dá)式所定義的狀態(tài)，否則，轉(zhuǎn)向 ELSE后狀態(tài)表達(dá)式所定義的狀態(tài)，它所規(guī)定的轉(zhuǎn)移條件是互斥的。 ③ 選擇語句 CASE－ ENDCASE 格式： CASE 表達(dá)式：狀態(tài)表達(dá)式； 表達(dá)式：狀態(tài)表達(dá)式；］ ...... ENDCASE； 選擇語句中的表達(dá)式必須滿足互斥條件，即在任何時候， 有且只有一個表達(dá)式條件為真。 如： STATE S5： IF A＝＝ 1 THEN S1 WITH X:=1； Y:=1； ELSE S2 WITH ｛ X:=0； Y:=1；｝ 5. ABEL語言的指示字 ABEL 語言的指示字以＠開頭，這些指示字在源文件中所起的作用是指示語言處理程序如何對源文件的內(nèi)容加以處理，能夠?qū)崿F(xiàn)有條件地采用某段源程序、將另一個源文件包含在該源文件中、或在處理中輸出某些必要的信息。 （ 2）任意態(tài)設(shè)置指示字＠ DCSET 格式：＠ DCSET 作用：將任意態(tài)設(shè)置為 1態(tài)或 0態(tài)，以滿足對邏輯方程優(yōu)化的需要。 6． 邏輯方程 關(guān)鍵字： EQUATIONS 格式： EQUATIONS 信號名［ ?］ =表達(dá)式； 信號名［ ?］ :＝表達(dá)式； WHEN－ THEN－ ELSE語句； ispDesign EXPERT 軟件的使用 一、 ispDesign EXPERT 軟件簡介 運(yùn)用大規(guī)模、超大規(guī)?？删幊踢?輯器件與電子設(shè)計(jì)自動化 (EDA)技術(shù)是現(xiàn)代數(shù)字電子 技術(shù)發(fā)展的潮流，將其引入高校教學(xué)、科研、研究所、電子產(chǎn)品生產(chǎn)企業(yè)勢在必行。 ISP 技術(shù)的發(fā)明，使硬件隨時能夠改變組態(tài)，實(shí)現(xiàn)了硬件設(shè)計(jì)軟件 化，革命性地改變了 電子系統(tǒng)設(shè)計(jì)的傳統(tǒng)概念和方法。 ispEXPERT 編譯器是此軟件的核心，能進(jìn)行邏輯優(yōu)化，將邏輯映射到器件中去，自動完成布局與布線并生成編程所需要的熔絲圖文件。 （ 1）雙擊 ispLSI1032E125LT100,你會看到 Choose Device對話框 (如下圖所示 )。 一 個設(shè)計(jì)項(xiàng)目由一個或多個源文件組成。 （ 2）選擇 New... （ 3）在對話框中，選擇 Schematic(原理圖 )，并按 OK （ 4）選擇路徑 : c:\ examples 并輸入文件名 （ 5）確認(rèn)后 按 OK 你現(xiàn)在應(yīng)該進(jìn)入原理圖編輯器。 （ 4）單擊鼠標(biāo)左鍵，將符號放置在合適的位置。 （ 8）現(xiàn)在選擇 Add菜單中的 Wire項(xiàng)。 （ 12）重復(fù)上述步驟，連接下面一個 AND門。這是一個很有用的特點(diǎn)，可以節(jié)省設(shè)計(jì)時間。 （ 1）為了完成這個設(shè)計(jì)，選擇 Add菜單中的 Net Name項(xiàng)。 （ 4）名稱現(xiàn)在應(yīng)該是加注到引線的末端。 （ 8）將鼠標(biāo)的光標(biāo)移至輸入連線的末端 (位于連線和連線名之間 )，并單擊鼠標(biāo)的左鍵。 （ 11）至此原理圖就基本完成，它應(yīng)該如下圖所示。同時也請注意，只有當(dāng)你需要為一個引腳增加屬性時，才需要 I/O Pad符號，否則，你只需要一個 I/O Marker. （ 1）在菜單條上選擇 Edit = Attribute = Symbol Attribute項(xiàng)，這時會出現(xiàn)一個 Symbol Attribute Editor 對話框。 10. 保存 已 完成的設(shè)計(jì) （ 1）從菜單條上選擇 File，并選 Save命令。 （ 3） 輸入文件名 作為你的測試向量文件名。 （ 8）此時你的項(xiàng)目管理器 (Project Navigator)應(yīng)如下圖所示。 （ 1）在項(xiàng)目管理器左邊的項(xiàng)目源文件 ( Sources in Project )清單中選擇原理圖 ()。 c,x = .c.,.x.。 [ c , 1 , 1 , 0 , 0 ][ x ]。 (4)然后從源文件清單中選擇測試向量源文件 ()。它不但可以進(jìn)行功能仿真 (Functional Simulation)，而且可以進(jìn)行時序仿真(Timing Simulation)。 ② 在上述窗口中按 Debug 鈕，該窗 口將進(jìn)入跟蹤調(diào)試模式，其狀態(tài)如下圖所示。 ⑤ 為了能觀察到波形，你必須選擇 Edit 菜單中的 Show 命令。 ⑧ 單步仿真。隨后，每按一次 Step鈕，仿真器便仿真一個步長。 在該窗口中按 New按鈕，開始設(shè)置一個新的斷點(diǎn)。本例中選擇信號 OUT?作為斷點(diǎn)條件，其意義是指斷點(diǎn)條件成立的條件為 OUT信號發(fā)生任何變化 (變?yōu)?0， 1， Z或 X狀態(tài) )。以下是用 Waveform Editor編輯激勵波形的步驟 (仍 以設(shè)計(jì) )： Simulator Waveform Editor 窗口中，按 Window=Waveform Editor 菜單，進(jìn)入波形編輯器窗口 (Waveform Editing Tool)，如下圖所示： Object=Edit Mode，將彈出如下圖所示的波形編輯子窗口： Waveform Editing Tool窗口中按 Edit=New Wave菜單，彈出如下窗口： 在該窗口中的 Polarity 選項(xiàng)中選擇 Input，然后在窗口下部的空格中輸入信號名： A，B， C， D， CK。這時，在 Waveform Editing Tool窗口中會顯示 A信號在 0200ns區(qū)間為 0的波形。在該例中，錯誤信息窗口會提示 No Errors Dected。 仍以設(shè)計(jì) Demo為例，在 ispEXPERT System Project Navigator主窗口中，在左側(cè)源程序區(qū)選中 ，雙擊右側(cè)的 Timing Simulation 欄進(jìn)入時序仿真流程。在此對話框中可設(shè)置延時參數(shù) (Simulation Delay)最小延時 (Minimun Delay)、典型延時 (Typical Delay)、最大延時 (Maximun Delay)和 0 延時 (Zero Delay)。 將仿真參數(shù)設(shè)置為最大延時和傳輸延時狀態(tài)，在 Waveform Viewer窗口中顯示的仿真結(jié)果如下圖所示： 由圖可見，與功能仿真不同的是：輸出信號 OUT的變化比時鐘 CK 的上升沿滯后了 8ns。這里僅教你如何建立元件符號。 ④ 關(guān)閉原理圖。 進(jìn)一步可將你的設(shè)計(jì)通過編譯 適配到指定的 Lattice ispLSI/pISPLSI器件之中。這將迫使項(xiàng)目管理器完成對源文件的編譯，然后連接所有的源文件，最后再進(jìn)行邏輯分割，布局和布線，將所設(shè)計(jì)的邏輯適配到所選擇的 Lattice 器件中。然后對這個完整的設(shè)計(jì)進(jìn)行仿真、編 譯，最后適配到 ispLSI 器件中。 (4) 選擇路徑： c:\ user然后在文本框中輸入文件名 ，并按 OK。 (7) 選 擇 demo元件符號，并放到原理圖上的合適位置。 (1) 原理圖編輯器里，選擇 ADD菜單里的 New Block Symbol...命令。 (4) 這個符號放在 demo 符號的左邊。你的原理圖應(yīng)該如下圖所示： 4. 完成原理圖 現(xiàn)在請你添加必需的連線，連線名稱，以及 I/O標(biāo)記，來完成頂層原理圖，使其看上去如下圖所示。項(xiàng)目管理器使這些步驟簡化了： （ 1） 當(dāng) 前的管理器應(yīng)該如下圖所示： (2） 注意 abeltop 左邊的紅色 “?”圖標(biāo)。 (3) 建立所需的源文件 ， 請選擇 abeltop，然后選擇 Source 菜單中的 New...命令。但為了簡單，你可以給它們 取相同的名字。確保你的輸入代碼位于 TITLE語句和 END語句之間。這就意味著你已經(jīng)有了一個與此源文件相關(guān)的 ABEL文件，并且已經(jīng)建立了正確的鏈接。當(dāng)處理過程結(jié)束后，你的項(xiàng)目管理器應(yīng) 該如下 圖所示。 (1) 雙 擊 ，就會出現(xiàn)文本編輯器。按 Windows= Waveform Viewer 窗口，打開波形觀測器準(zhǔn)備查看仿真結(jié)果。再按 Run鈕進(jìn)行仿真，其結(jié) 果如下圖所示： (8）步驟 D中，如雙擊 Timing Simulation過程，即可進(jìn)入時序仿真流程，以下仿真步驟 與功能仿真相同。 (2) 單 擊處理過程 Compile Design。 9. 層次化操作方法 層次化操作是 ispDesignEXPERT系統(tǒng)項(xiàng)目管理器的重要功能 ， 它能夠簡化層次化設(shè)計(jì) 的操作。 (4） 用十字光標(biāo)單擊頂層原理圖中的 abeltop 符號，即可彈出描述 abeltop 邏輯的文本文件 。此時可以瀏覽或編輯底層原理圖