【正文】 C196KB 是 Intel 公司九十年代初期性能較強的第二代 CMOS 芯片，它屬于帶有高速輸入 /輸出的 HSIO系列。因此，本課題選用功能強、速度快、抗干擾性能好、性價比高的 80C196KB單片機來設(shè)計這個系統(tǒng)，既能滿足 實時仿真控制系統(tǒng)的要求，又有很好的經(jīng)濟性。 1984 年，美國儀器儀表學(xué)會 ISA/SP50 開始制定現(xiàn)場總線標準。同年由中國儀器儀表學(xué)會等組織牽頭成立 ISPF 中國分會， 成為 ISPF 成員之一。該基金會聚集了世界著名儀表，集散系統(tǒng)制造商，研究機構(gòu)和大型用戶，已有成員 120多家，以及幾十家最終用戶組成的顧問委員會?，F(xiàn)有的幾個總線組織和大公司已經(jīng)推出了一些現(xiàn)場總線，如 CAN 、 LONWORKS、 PROFIBUS、 HART、 FF，但最終將統(tǒng)一到一個標準之下是必然的?，F(xiàn)場總線是儀器儀表和自動化領(lǐng)域的一次新的革命。 現(xiàn)場總線是目前工業(yè)控制領(lǐng)域最熱門的話題。CAN 總線以其高性能、高可靠性及其獨特的設(shè)計已在各種控制設(shè)備、交通工具、醫(yī)療儀器以及建筑環(huán)境控制等部門得到了廣泛應(yīng)用， 控制器局部網(wǎng) (CANController Area Network)屬于現(xiàn)場總線 的范疇，它是一種有效支持分布式控制或?qū)崟r控制的串行通訊網(wǎng)絡(luò)。 CAN 屬于總線式串行通信網(wǎng)絡(luò)，由于其采用了許多新技術(shù)及獨特的設(shè)計，與一般的通信總線相比， CAN 總線的數(shù)據(jù)通信具有突出的可靠性、實時性和靈活性。 PLD 是用戶可配置的邏輯器件，它的成本比較低，使用靈活，設(shè)計周期短，而且可靠性高， 承擔風(fēng)險小，因而很快得到普遍應(yīng)用，發(fā)展非常迅速。 GAL 比 PAL 使用更加靈活，它可以取代大部分 SSI、 MSI 和 PAL器件，所以在 20 世紀 80 年代得到廣泛應(yīng)用。 CPLD 是在 EPLD(Erasble PLD)的基礎(chǔ)上發(fā)展起來的，它采用 E2CMOS 工藝制作，增加了內(nèi)部連線，改進了內(nèi)部結(jié)構(gòu)體系，因而比 EPLD 性能更好，設(shè)計更加靈活，其發(fā)展非常迅速。在系統(tǒng)可編程技術(shù)、邊界掃描技術(shù)的出現(xiàn)也使器件在編程技術(shù)和測試技術(shù)及系統(tǒng)可重構(gòu)技術(shù)方面有了很快的發(fā)展。過去傳統(tǒng)的系統(tǒng)設(shè)計方法是采用 SSI、 MSI標準通用器件和其它元件對電路板進行設(shè)計，所設(shè)計的系統(tǒng)體積大、功耗大、可 靠性差。 高層綜合（ High Level Sysnthesis HLS）的理論與方法取得進展，從而將 EDA設(shè)計層由布線級提高到了系統(tǒng)級（又稱為行為級）。 第三代 EDA 技術(shù) 采用硬件描述語言 （ Hardware Description Language，HDL）來描述 10萬門以上的設(shè)計，并形成了 VHDL 和 Verilog HDL 兩種標準硬件描述語言。通過統(tǒng)一的集成化設(shè)計環(huán)境，使用統(tǒng)一的數(shù)據(jù)管理系統(tǒng)與完善的通信管理系統(tǒng)，由若干個相關(guān)的設(shè)計小組共享數(shù)據(jù)庫與知識庫，同時并行的進行設(shè)計。 ASIC 設(shè)計人員可以在網(wǎng)上通過電子付款的方式選購設(shè)計工具和元件，從而使 ASIC設(shè)計變得迅速、經(jīng)濟、高效。 武漢理工大學(xué)碩士學(xué)位論文 10 第 2 章 MSCIS 接口系統(tǒng)模擬量輸出卡總體設(shè)計 MSCIS 接口系統(tǒng)概述 [25] MSCIS 分布式智能輸入 /輸出接口控制系統(tǒng)（以下簡稱 MSCIS 接口系統(tǒng)）是典型的實時仿真系統(tǒng)使用的 I/O 接口系統(tǒng)，實時性良好、運行穩(wěn)定可靠。對于功能較單一的下位 I/O 控制設(shè)備和 智能儀表就不必再占用仿真主計算機資源，接口計算機已足夠完成整個控制功能。 。 I/O 接口機箱 A I D I O D I O 控制卡 。 一塊通信卡和 相連的多個 I/O 接口機箱主控制卡構(gòu)成一個 CAN 總線實際的控制鏈路，由接口計算機對該 CAN總線鏈路中的各種板卡進行管理，CAN 總線通信卡完成鏈路中的各種板卡的組態(tài)、設(shè)置，上、下傳輸數(shù)據(jù)信息。下位接口機箱配有電源及 17 個插槽，第 1 個插槽（ Slot 0）中放置主控制卡，其余 16 個插槽（ Slot 1～ 16）供其它下位功能板卡使用。其中類型表定義系統(tǒng)的鏈路數(shù)，每一條鏈路中的 I/O 機箱和 I/O 機箱內(nèi)具體的下位功能板卡種類； 屬性表定義每一條鏈路中 I/O 機箱具體位置的功能板卡每一點的屬性。它主要由數(shù)模（ D/A）轉(zhuǎn)換器和輸出保持器組成。在這種形式中， CPU 和通道之間通過獨立的接口緩沖器傳達信息，因此這是數(shù)字保持的方案。因為共用一個數(shù) /模轉(zhuǎn)換器，故它必須在 CPU 控制下分 時工作。并行轉(zhuǎn)換是把轉(zhuǎn)換的各位數(shù)字代碼同時送到轉(zhuǎn)換器相應(yīng)的輸入端，轉(zhuǎn)換速度快。如從節(jié)點 a 向左、向右、向下看，等效電阻都是 2R；從節(jié)點 a、 b 或 c 等向上看，等效電阻都是 3R。生產(chǎn) D/A 轉(zhuǎn)換芯片的廠家提供了芯片的各種參數(shù)供用戶選擇，現(xiàn)就一些主要參數(shù)介紹如下： 一、 靜態(tài)參數(shù) （ 1）分辨率 分辨率即輸入數(shù)字發(fā)生單位數(shù)碼變化時，所對應(yīng)輸出模擬量（電壓或電流）的變化量。 （ 2）精度 D/A 轉(zhuǎn)換器的轉(zhuǎn)換精度與 D/A 轉(zhuǎn)換集成芯片的結(jié)構(gòu)和接口配置的電路有關(guān)。相對精度是指滿刻度已校準的情況下，在整個刻度范圍內(nèi)，對應(yīng)于任一數(shù)碼的模擬量輸出與理論值之差。對于單極性 D/A 轉(zhuǎn)換，模擬輸出的理想值為 0V；對于雙極性 D/A 轉(zhuǎn)換，此理想值為負域滿量程。在一定的溫度下，該誤差也可以通過外部調(diào)整措施實現(xiàn)補償。 二、 動態(tài)參數(shù) （ 1）建立時間 建立時間是描述 D/A 轉(zhuǎn)換速率快慢的一個重要參數(shù)，一般指的是輸入數(shù)字量變化后，輸出模擬量穩(wěn)定到相應(yīng) 數(shù)值范圍內(nèi)經(jīng)歷的時間。另一個是由于數(shù)字信號變化速度很快，這種快速變化通過內(nèi)部電路饋送到輸出。對輸出運算放大器需要用戶外接的轉(zhuǎn)換器，其轉(zhuǎn)換速率由用戶選擇的運算放大器決定。即使對于定義 相同的參數(shù)，不同廠家給出的參數(shù)值也常常是在不同規(guī)定條件下測試的結(jié)果。在性能上必須滿足 D/A 轉(zhuǎn)換的技術(shù)要求， 在結(jié)構(gòu)和應(yīng)用特性上滿足接口方便、外圍電路簡單、價格低廉等要求。主要的特性有： 數(shù)字輸入特性：包括接收數(shù)碼制、數(shù)據(jù)格式及邏輯電平等。對于輸出特性具有電流源性質(zhì)的 D/A 轉(zhuǎn)換器，用輸出電壓允許范圍來表示由輸出電路（包括簡單電阻或運算放大器）造成輸出電壓的可變動范圍，只要輸出端電壓在輸出電壓允許范圍內(nèi)，輸出電流與輸入數(shù)字間保持正確的轉(zhuǎn)換關(guān)系，而與輸出電壓的大小無關(guān)，對于輸出特性為非電流源特性的 D/A 轉(zhuǎn)換器，無輸出電壓允許范圍指標，電流輸出端應(yīng)保持公共端電流或虛地，否則將破壞其轉(zhuǎn) 換關(guān)系。 參考源： D/A 轉(zhuǎn)換中，參考電壓源是影響輸出結(jié)果的模擬參量，它是重要的接口電路。目前參考電壓源主要有帶溫度補償?shù)凝R納二極管、能隙電壓源，由于能隙電壓源工作在正常線性區(qū)域，因而內(nèi)部噪聲小，工作穩(wěn)定性好，在制作精密參考電壓源時經(jīng)常采用。輸出模擬電壓 0V 的極性完全取決于模擬參考電壓的極性。雙極性輸出的一般原理是在單極性輸出（常常為運算放大器反相輸出）之后，再加上一級運算放大器反相輸出。其引腳信息意義如下： CS:片選信號（低電平有效）； WR1:寫信號（低電平有效）； 武漢理工大學(xué)碩士學(xué)位論文 18 WR2:輔助寫信號（低電平有效），該信號與 XFER 相結(jié)合，當 XFER 與 WR2同時為低電平時，把鎖存器中數(shù)據(jù)輸入 D/A 寄存器。完成上述步驟后，令 XFER 和 WR2 同時為低電平， 8 位輸入鎖存器和 4 位輸入鎖存器的共 12位數(shù)字量輸出同時輸入到 12 位 DAC 寄存器輸出端，使 D/A 轉(zhuǎn)換器刷新輸出，當 XFER 和 WR2 變高電平時，數(shù)字量被鎖存在 12 位 DAC 寄存器中。智能化多通道模擬量輸出卡的硬件電路主要包括： 80C196KB 單片機、數(shù)據(jù)存儲器 RAM、程序存儲器 ROM、 D/A 轉(zhuǎn)換控制電路、 16 路采樣保持電路、機箱總線接口電路、邏輯譯碼電路及上電復(fù)位電路等。 本板采用 12 位 DAC1210 作 為數(shù)模擬轉(zhuǎn)換器，可以實現(xiàn)單、雙極性的模擬量輸出。 武漢理工大學(xué)碩士學(xué)位論文 20 本板帶有內(nèi)部數(shù)據(jù)總線接口，可直接插入接口機箱槽中工作，本板通過內(nèi)部數(shù)據(jù)總線讀取 PC傳送來的數(shù)據(jù)（通過機箱控制卡）， PC 經(jīng)串行通信至機箱控制卡內(nèi)部數(shù)據(jù)總線，可設(shè)定各通道的輸出屬性（單 /雙極性，輸出量程）。 圖 模擬量輸出卡（ AO）總體框圖 80C196系列 單片機 D/A 多路開 關(guān) 采樣 /保 持 緩沖輸出 模擬量輸出濾波 44芯輸出插頭 譯碼器 譯碼器 并行 通訊 接口 工作指示燈 機箱 內(nèi) 部 總 線 ROM RAM 模擬量輸出 武漢理工大學(xué)碩士學(xué)位論文 21 第 3 章 智能化模擬量輸出卡硬軟件設(shè)計技術(shù) CPU 的選型 [1][3] CPU 的選型是系統(tǒng)設(shè)計中首先遇到的問題，它決定系統(tǒng)的構(gòu)成和性能。此外， 80C196KB的大部分指令執(zhí)行狀態(tài)周期數(shù)比 8098 要少。除了以上的特點外，其 HSIO 有 4 個輸入、 6 個輸出，用兩個 16 位定時器 /計數(shù)器作為系統(tǒng)時間基準，還有看門狗定時器。 HSI 由事件檢測器、 FIFO 隊列寄存器、 HSI 保持寄存器、 HSI 時間寄存器、 HSI 事件形式寄存器和 HSI 狀態(tài)寄存器組成。如果把 HSI 保持寄存器作為 FIFO 隊列的一部分， HSI 共可記錄 8 個事件。這樣，能有效提高機箱總線的工作效率，也極大減輕控制卡的通信負擔。 編程時，先把命令寫入 HSO 命令寄存器，然后把事件預(yù)定發(fā)生時間寫入HSO 時間寄存器。通常寫入一條命令的一般格式是： LDB HSO_COMMAND， 事件 ADD HSO_TIME, T1, 時間值 模擬量輸出接口卡以定時器 T1 為時間基準，利用高速輸出器 HSO 的多個輸出口來驅(qū)動發(fā)光二極管，以指示系統(tǒng)運行狀況、工作狀態(tài)和通信情況等，同時給開發(fā)人員仿真、調(diào)試和在線測試帶來了方便。當計數(shù)值由 0FFFFH加 1 而變?yōu)?0000H 時，定時器產(chǎn)生溢出。在設(shè)置事件的觸發(fā)時間值時，一般采用下述加法指令： ADD HSO_TIME, T1, 時間值 指令中 T1 為當前的 T1 計數(shù)值，“ 時間值”為相對于 T1的立即數(shù)。 與 C96 語言相比，在軟件移植、開發(fā)速度和庫函數(shù)方面， ASM96 宏匯編語言稍遜。 在工程測控系統(tǒng)中，軟件的重要性與硬件設(shè)置同樣重要，編制的軟件必須符合幾個基本要求 [7]： (1) 易理解性、易維護性，即軟件系統(tǒng)容易閱讀和理解，容易發(fā)現(xiàn)和糾正錯誤，容易修改和補充，采用模塊化程序結(jié)構(gòu)設(shè)計方案，使工藝流程清晰明了，同時還要盡量減少循環(huán)嵌套、調(diào)用嵌套以 及中斷嵌套的次數(shù)。 (4) 準確性，即系統(tǒng)在算法選擇、位數(shù)選擇方面都要適合要求，保證控制結(jié)果的準確性。單片機系統(tǒng)的可靠性由多種因素決定，其中系統(tǒng)抗干擾性能是可靠性的重要指標。 考慮到本系統(tǒng)不僅應(yīng)用于各種仿真接口系統(tǒng)，而且還可用于各種企業(yè)生產(chǎn)現(xiàn)場，為增加系統(tǒng)的抗干擾能力，提高系統(tǒng)在惡劣工作環(huán)境下運行的可靠性，采用了各種容錯設(shè)計和抗干擾措施，使系統(tǒng)能適用于多種工業(yè)過程控制，運行安全可靠。盡管我們采取了硬件抗干擾措施，但由于 干擾信號產(chǎn)生的原因很復(fù)雜，且具有很大的隨機性，難免保證系統(tǒng)安全不受干擾。 硬件方面：（ 1）抑制電源干擾，主機電源采用開關(guān)電源，濾去高頻干擾，模擬量 I/O 通道電源采用線性電源，消除濾波干擾；（ 2）正確配置接地系統(tǒng)，處理好共地信號，防止產(chǎn)生共態(tài)干擾；（ 3）信號的輸入 /輸出盡可能采用光電隔離； (4)模 擬量信號盡早進行前置放大并采用 RC 濾波； (5)強電信號與弱電信號分開走線，且傳輸線盡量使用雙絞線和屏蔽電纜防止耦合干擾； (6)利用診斷程序?qū)?CPU、存貯器、 D/A 及 I/O 通道進行診斷； (7)采用 WDT 時鐘監(jiān)視電路，避免“死機”現(xiàn)象發(fā)生。 GAL 的 OLMC，可由設(shè)計者組態(tài)為 5 種結(jié)構(gòu)：專用組合輸出、專用輸入、組合 I/O、寄存器時序輸出和寄存器 I/O。 (8) 編程數(shù)據(jù)保持 20 年以上不丟失； (9) 可模仿大多數(shù)中小規(guī)模的邏輯數(shù)字電路芯片，簡化設(shè)計過程，經(jīng)濟性好?；蜷T的輸出來自可編程與陣列或門，每一個輸入對應(yīng)于一個乘積項，它對應(yīng)與陣列中一個與門的輸出。這些結(jié)構(gòu)控制字集中放置在行地址為第 60 行的具有 82 的結(jié)構(gòu)控制字中。它的一個輸入來自可編程與陣列的 8 個積項線的第一個積項。 (2) TSMUX 這是一個四選一的多路開關(guān)。 因此，三態(tài)門可有四種控制選擇。當 OE = 1 時，作輸出用；當 OE = 0 時，三態(tài)門無輸出， I/O 端可作輸入用；當 （ N） = 11 時，則由與陣列的各組的第一積項控制各組的三態(tài)門輸出。 (4) FMUX 這是一個四 選一的多路開關(guān)，四個反饋輸入來自： D觸發(fā)器的 1Q 端輸出，I/O 端的外加輸入、相鄰單元的輸出和固定低電平。 異或門的輸入 XOR（ N） = 0 時， N 腳輸出低有效，產(chǎn)生負邏輯； XOR（ N）= 1 時， N腳輸出高有效，產(chǎn)生正邏輯。注意：它的中間兩個輸出邏輯宏單元 OLMC（ 15）、 OLMC（ 16），沒有向相鄰單元反饋的連線，故不能向相鄰單元反饋信