cmos工藝流程版圖剖面-預(yù)覽頁
【正文】 51 形成第一層金屬 –淀積金屬層，如 AlSi、 AlSiCu合金等 –光刻 9，第一層金屬版，定義出連線圖形 –反應(yīng)離子刻蝕金屬層，形成互連圖形 52 形成穿通接觸孔 – 化學(xué)氣相淀積 PETEOS, 等離子增強(qiáng)正硅酸四乙酯熱分解 Plasma Enhanced TEOS ： tetraethylorthosilicate [Si(OC2H5)4] 通過化學(xué)機(jī)械拋光進(jìn)行平坦化 – 光刻穿通接觸孔版 – 反應(yīng)離子刻蝕絕緣層，形成穿通接觸孔 形成第二層金屬 – 淀積金屬層，如 AlSi、 AlSiCu合金等 – 光刻 10，第二層金屬版，定義出連線圖形 – 反應(yīng)離子刻蝕，形成第二層金屬互連圖形 正硅酸乙脂（ TEOS）分解 650～ 750℃ 53 合金 形成鈍化層 – 在低溫條件下 (小于 300℃ )淀積氮化硅 – 光刻 11，鈍化版 – 刻蝕氮化硅，形成鈍化圖形 測試、封裝，完成集成電路的制造工藝 CMOS集成電路采用 (100)晶向的硅材料 54 4) 圖解雙阱硅柵CMOS制作流程 55 首先進(jìn)行表面清洗，去除 wafer表面的保護(hù)層和 雜質(zhì)，三氧化二鋁必須以高速粒子撞擊，并 用化學(xué)溶液進(jìn)行清洗。其中二氧化硅以氧化形成，氮化硅 LPCVD沉積形成 (以氨、硅烷、乙硅烷反應(yīng)生成 )。氮化硅用 180℃ 的磷酸去除或含 CF4氣體的等離子刻蝕(RIE)。 (但高溫也影響到已完成工序所形成的格局 )。硅膜越厚所需時(shí)間越長。曝光會(huì)有清晰度和分辯率，所以考慮到所用光線及波長、基片表面平坦度、套刻精度、膨脹系數(shù)等 )。 62 在表面重新氧化生成二氧化硅層，LPCVD沉積 氮化硅層，以光阻定出下一步的 field oxide區(qū)域。 此工序在約 1000℃ 中完成，不能采用鋁柵極工藝，因鋁不能耐高溫，此工藝也稱為自對準(zhǔn)工藝。 66 后序中的二氧化硅層皆是化學(xué)反應(yīng)沉積而成，其中加入 PH3形成 PSG (phosphosilicateglass)，加入 B2H6形成 BPSG (borophosphosilicateglass)以平坦表面。由于鋁硅固相反應(yīng)，特別對淺的 PN結(jié)難以形成漏電流 (leak current)小而穩(wěn)定的接觸，為此使用 TiN等材料，以抑制鋁硅界面反應(yīng)，并有良好的歐姆，這種材料也稱為勢壘金屬 (barrier metal)。最后還要定出 PAD接觸窗，以便進(jìn)行 bonding工作?？梢?，為了防止寄生溝道以及 p管、 n管的相互影響，采用了保護(hù)環(huán)或隔離環(huán)：對 n溝器件用 p+環(huán)包圍起來， p溝器件用 n+環(huán)隔離開， p+、 n+環(huán)都以反偏形式接到地和電源上，消除兩種溝道間漏電的可能。 （見教材第 79頁，圖 ） 118 CMOS集成電路工藝 以 P阱硅柵 CMOS為例 ? 光刻 I阱區(qū)光刻，刻出阱區(qū)注入孔 NSi SiO2 119 ? 阱區(qū)注入及推進(jìn)，形成阱區(qū) Nsub Pwell 120 ? 去除 SiO2， 長薄氧，長 Si3N4 Nsub Pwell Si3N4 薄氧 121 ? 光 II有源區(qū)光刻，刻出 PMOS管、NMOS管的源、柵和漏區(qū) NSi Pwell Si3N4 122 ? 光 IIIN管場區(qū)光刻， N管場區(qū)注入孔，以 提高場開啟 ，減少閂鎖效應(yīng)及改善阱的接觸。P+區(qū)注入，形成 PMOS管的源、漏區(qū)及P+保護(hù)環(huán)（圖中沒畫出 P+保護(hù)環(huán)）。 PSG NSi P+ P P+ N+ N+ 129 ? 1光刻 Ⅷ 引線孔光刻。特性方程是從特性表歸納出來的，比較簡潔；狀態(tài)轉(zhuǎn)換圖這種描述方法則很直觀。 （ 4）考慮到熱場對器件工作的影響，應(yīng)注意電路溫度分布是否合理。 136 布線合理 ?布線面積往往為其電路元器件總面積的幾倍 ， 在多層布線中尤為突出 。 ?注意 VDD、 VSS布線 ， 連線要有適當(dāng)?shù)膶挾?。 ? 增多 VDD、 VSS接觸孔 ， 加大接觸面積 ， 增加連線牢固性 。 ? 接 VSS的孔盡可能安排在阱的所有邊上（ P阱）。應(yīng)適當(dāng)留以裕量。 140 7) CMOS反相器 版圖流程 141 N well P well CMOS反相器版圖流程 (1) 1. 阱 —— 做 N阱和 P阱封閉圖形，窗口注入形成 P管和 N管的襯底 142 N diffusion CMOS反相器版圖流程 (2) 2. 有源區(qū) —— 做晶體管的區(qū)域（ G、 D、 S、 B區(qū) )，封閉圖形處是氮化硅掩蔽層，該處不會(huì)長場氧化層 143 P diffusion CMOS反相器版圖流程 (2) 2. 有源區(qū) —— 做晶體管的區(qū)域（ G、 D、 S、 B區(qū) )，封閉圖形處是氮化硅掩蔽層，該處不會(huì)長場氧化層 144 Poly gate CMOS反相器版圖流程 (3) 3. 多晶硅 —— 做硅柵和多晶硅連線。 148 Metal 1 CMOS反相器版圖流程 (6) 6. 金屬線 1—— 做金屬連線，封閉圖形處保留鋁 149 via CMOS反相器版圖流程 (7) 7. 通孔 —— 兩層金屬連線之間連接的端子 150 Metal 2 CMOS反相器版圖流程 (8) 8. 金屬線 2—— 做金屬連線，封閉圖形處保留鋁 151 VDD GND VDD GND inverter： Schematic: Layout: input output m1 m2 m2 m1 152 1. 阱 ——做 N阱和 P阱封閉圖形處，窗口注入形成 P管和 N管的襯底 2. 有源區(qū) ——做晶體管的區(qū)域（ G、 D、 S、 B區(qū) )，封閉圖形處是氮化硅掩蔽層，該處不會(huì)長場氧化層 3. 多晶硅 ——做硅柵和多晶硅連線。 2. 有源區(qū)和 P+,N+注入?yún)^(qū)的關(guān)系：有源區(qū)即無場氧化層，在這區(qū)域中可做 N型和 P型各種晶體管，此區(qū)一次形成。 6. 兩層半布線 金屬，多晶硅可做連線，所注入的有源區(qū)也是導(dǎo)體，可做短連線（方塊電阻大）。
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1