【正文】 al parameters, radar, munications, electronic warfare and electronic systems, aerospace and strictly controlling telemetry, etc., in a sense of highquality signal source is the key to the achievement of performance indicators, The features of many modern electronic devices and systems are directly dependent on the signal source that used in the performance , Therefore, highquality signal source was described as a large number of electronic systems heart. With munication, the continuous development of radar, multisignal sources, frequency stability, spectral purity, frequency range and the number of output frequencies, as well as the shape of the signal waveform to a growing number of requests. In order to improve the signal source output frequency stability, such as crystal oscillator can be used to resolve this issue. In order to meet the requirements of multifrequency number, frequency synthesis technology can be used, that is, addition and subtraction through multiplication and division of the frequency of operation can be seen from a high stability and high accuracy of the standard frequency source, resulting in a large number of have the same stability and accuracy of different frequencies. The use of DDS technology is the design of a mon waveform generator means, DDS not only can produce sine wave at the same time can generate arbitrary wave, this is the manner in which the other frequency synthesizer does not have the characteristics of any wave in all fields have a wide range of applications. Through the DDS arbitrary wave of such methods is a simple, lowcost way to increase the output waveform points can be achieving a high degree of accuracy, by other means this is second to none. Since the 8039。各種波形曲線均可以用三角函數(shù)方程式來表示。在工業(yè)、農(nóng)業(yè)、生物醫(yī)學(xué)等領(lǐng)域內(nèi)，如高頻感應(yīng)加熱、熔煉、淬火、超聲診斷、核磁共振成像等，都需要功率或大或小、頻率或高 或低的振蕩器。但數(shù)據(jù)輸出定時(shí)不準(zhǔn)確，會影響信號的頻率和相位；波形數(shù)據(jù)輸出依靠指令的執(zhí)行來完成，當(dāng)需要同時(shí)輸出多個(gè)信號時(shí)，相鄰信號通道的輸出存在時(shí)間差；受計(jì)算機(jī)運(yùn)行速度的限制，輸出信號的頻率較低。計(jì)數(shù)器產(chǎn)生的地址碼提供出存儲器中波形數(shù)據(jù)所需要的地址信號 ,波形數(shù)據(jù)被依次讀出后送至高速Ｄ /Ａ轉(zhuǎn)換器 ,將之轉(zhuǎn)變?yōu)槟M量 ,經(jīng)低通濾波器后輸出 所需的波形。由于用硬件電路取代了計(jì)算機(jī)的控制，信號輸出穩(wěn)定度高。頻率合成技術(shù)是產(chǎn)生頻率源的一種現(xiàn)代化手段，已廣泛應(yīng)用于通信、導(dǎo)航、電子偵察、干擾與反干擾、遙控遙測及現(xiàn)代化儀器儀表中。 直接合成（ DirectFrequencySynthesis，簡稱 DS）是通過倍頻器、分頻器、混頻器對頻率進(jìn)行加、減、乘、 除運(yùn)算，得到各種所需頻率。 間接合成（ IndirectFrequencySynthesis，簡稱 IS ）又稱鎖相頻率合成PhaseLockedLoop Frequency Synthesis，簡稱 PLLFS），是利用 鎖相環(huán)路的窄帶跟蹤特性來得到不同的頻率。但鎖相頻率合成器頻率轉(zhuǎn)換時(shí)間較長，且合成的正弦波的參數(shù)，如幅度、頻率和相位較難控制。除此之外，由模擬方法合成的正弦波的參數(shù)，如幅度、頻率和相位都很難控制。此方法是用隨機(jī)讀寫存儲器RAM 存儲一個(gè)波形周期的量化數(shù)據(jù)，按照不同頻率要求以頻率控制字為步進(jìn)對相位增量進(jìn)行累加，以累加相位值作為地址碼讀取存放在存儲器內(nèi)的波形數(shù)據(jù)，經(jīng) D/A 轉(zhuǎn)換和濾波可得所需波形輸出。 頻率合成器主要指標(biāo) 信號源的一個(gè)重要指標(biāo)就是能輸出頻率準(zhǔn)確可調(diào)的所需信號。頻率合成器的主要指標(biāo)如下： ：指的是輸出的最小頻率和最大頻率之間的變化范圍。 ：頻譜純度以雜散分量和相位噪聲來衡量，雜散分量為諧波分量和非諧波分量兩種，主要由頻率合成過程中的非線性失真產(chǎn)生，相位噪聲是衡量輸出信號相位抖動(dòng)大小的參數(shù)。 DDS 的工作原理是基于相位和幅度的對應(yīng)關(guān)系 ,通過改變頻率控制字來改變 相位累加器的累加速度 ,然后在固定時(shí)鐘的控制下取樣 ,取樣得到的相位值通過相位幅度轉(zhuǎn)換得到與相位值對應(yīng)的幅度序列 ,幅度序列通過數(shù)模轉(zhuǎn)換得到模擬形式量化的正弦波輸出。相位累加器由加法器與累加寄存器級聯(lián)構(gòu)成。由此可以看出，相位累 加器在每一個(gè)時(shí)鐘脈沖輸入時(shí)，把頻率控制字累加一次，相位累加器輸出的數(shù)據(jù)就是合信號的相位，相位累加器的溢出頻率就是 DDS 輸出的信號頻率。 ROM 表完成將累加器相位信息轉(zhuǎn)換為幅值信息的功 能。 用相位累加器輸出的數(shù)據(jù)作為波形存儲器的相位取樣地址，這樣就可把存儲 在波形存儲器內(nèi)的波形抽樣值（二進(jìn)制編碼）經(jīng)查找表查出，完成相位到幅值轉(zhuǎn) 換。系統(tǒng)工作時(shí)，累加器的單個(gè)時(shí)鐘周期的增量值為 Δψ=K*2π /2N ，相應(yīng)角頻率為ω =Δψ/Δt=Δψ/Tc =2π *K *fc/2N，所以 DDS 的輸出頻率為 fDDS =ω/2π = K *fc/2N， DDS 輸出的頻率步進(jìn)間隔 ΔfDDS= fc/2N。 DDS 頻率合成器具有以下優(yōu)點(diǎn)： (1)頻率分辨率高，輸出頻點(diǎn)多，可達(dá) 2N個(gè)頻點(diǎn) (假設(shè) DDS 相位累加器的字長是 N)； (2)頻率切換速度快，可達(dá) us 量級；(3)頻率切換時(shí)相位連續(xù)； (4)可以輸出寬帶正交信號； (5)輸出相位噪聲低，對參考 頻率源的相位噪聲有改善作用： (6)可以產(chǎn)生任意波形： (7)全數(shù)字化實(shí)現(xiàn)，便于集成，體積小，重量輕。如通過增長波形 ROM 的長度以減小相位截?cái)嗾`差；通過增加波形 ROM 的字長和 D／ A 轉(zhuǎn)換器的精度以減小 D／ A 量化誤差等。 專用 DDS 芯片電路 DDS 專用芯片電路廣泛的應(yīng)用于各個(gè)領(lǐng) 域。這些芯片還具有調(diào)制功能。如這些芯片中大多采用了流水技術(shù)，通過流水技術(shù)的使用，提高了相位累加器的工作頻 率，從而使得 DDS 芯片的輸出頻率可以進(jìn)一步提高。接上精密時(shí)鐘源， AD9850 可產(chǎn)生一個(gè)頻譜純凈、頻率和相位都可編程控制的模擬正弦波輸出。先進(jìn)的 CMOS 工藝使 AD9850 不僅性能指標(biāo)一流，而且功耗少，在 ，功耗僅為 155ｍＷ。 FPGA 的基本特點(diǎn)主要有： (1）采用 FPGA 設(shè)計(jì) ASIC 電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。 (5） FPGA 采用高速CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。用單片機(jī)配置FPGA 器件時(shí)，關(guān)鍵在于產(chǎn)生合適的時(shí)序。 EAB 是在輸入和輸出埠加有寄存器的 RAM 塊 ,其容量可靈活變化。 FPGA 是由存放在片內(nèi) RAM 中的程序來設(shè)置其工作狀態(tài)的，因此，工作時(shí)需要對片內(nèi)的 RAM 進(jìn)行編程。 FPGA 的編程無須專用的 FPGA 編程器，只須用通用的 EPROM、 PROM 編程器即可。 FPGA 的編程技術(shù)。基于 SRAM 的 FPGA 器件經(jīng)常帶來一些其它的成本，包括：啟動(dòng) PROMS支持安全和保密應(yīng)用的備用電池等等。 MAX+PlusⅡ開發(fā)軟件支持多種設(shè)計(jì)文件的輸入，所能接受的設(shè)計(jì)文件包括原理圖設(shè)計(jì)文件，硬件描述語言設(shè)計(jì)文件，波形 圖設(shè)計(jì)文件，以及第三方 EDA工具提供的 EDIF 文件等。 (2)硬件描述語言輸入：這是通過 MAX+PlusⅡ開發(fā)軟件中的文本編輯器進(jìn)行的，它支持 AHDL、 VHDL、和 Verilog HDL 等多種硬件描述語言。是電子系統(tǒng)硬件行為描述、結(jié)構(gòu)描述、數(shù)據(jù)流描述的語言，目前利用硬件描述語言可以進(jìn)行數(shù)字電子系統(tǒng)的設(shè)計(jì)。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè)計(jì)的基本特點(diǎn)。 其實(shí)實(shí)體是一個(gè) VHDL 程序的基本單元，由實(shí)體說明和結(jié)構(gòu)體兩部分組成。 庫用于存 放已編譯的實(shí)體、結(jié)構(gòu)體、包集合、配置。用戶可以直接引用，而不必從頭編寫。一個(gè)實(shí)體由實(shí)體說明和結(jié)構(gòu)體說明兩部分組成。一個(gè)電路系統(tǒng)的程序設(shè)計(jì)只有一個(gè)實(shí)體，可以有多個(gè) 結(jié)構(gòu)體。后來出現(xiàn)的專用 DDS芯片極大的推動(dòng)了 DDS技術(shù)的發(fā)展，但專用 DDS 芯片價(jià)格昂貴，且無法實(shí)現(xiàn)任意波形輸出，近來 ,CPLD 及 FPGA 的發(fā)展為實(shí)現(xiàn) DDS 提供了更好的技術(shù)手段。因?yàn)?，只要改變FPGA 中的 ROM 數(shù)據(jù)， DDS 就可以產(chǎn)生任意波形，因而具有相當(dāng)大的靈活性。 用 FPGA可以非常方便的實(shí)現(xiàn) DDS 系統(tǒng)的數(shù)字電路環(huán)節(jié) ,且可現(xiàn)場編程進(jìn)行電路的修改。 FLEX（可更改邏輯單元陣列）采用可重構(gòu)的 CMOS SRAM 單元，其結(jié)構(gòu)集成了實(shí)現(xiàn)通用多功能門陣列所需要的全部特性。嵌入式可編程邏輯器件提供了集成系統(tǒng)于單個(gè)可編程邏輯器件中的性能。多種器件在靜態(tài)模式下的電流小于 。 (5).靈活的互連方式。 每個(gè)引腳都有一個(gè)獨(dú)立的三態(tài)輸出使能控制、漏極開路配置選項(xiàng)和可編程輸出壓擺率控制。 表 31列出了 FLEX 10K 系列典型器件的性能對照。當(dāng)然這里說到的只是離散的數(shù)字值， rom表輸出的表示信號幅度的值還必須加到后面的 D/A 后才能變?yōu)槟M信號，這里的波形才是真正的周期性的正弦波。相位字的作用就是要控制輸出波形的初始相位。相位累加器的輸出從 0255 變化，而這個(gè)變化一定有個(gè)時(shí)間的問題，即從 0255 變 化一個(gè)周期需要多長的時(shí)間 T，我們可以想到如果這個(gè)時(shí)間很短，那么輸出的波形變化的頻率也一定會很快，而如何這個(gè)時(shí)間很長，輸出的波形也要經(jīng)過很長的時(shí)間才能變化一個(gè)周期。每來一個(gè)時(shí)鐘脈沖，加法器將頻率控制字與寄存器輸出的累加相位數(shù)據(jù)相加，再把相加后的結(jié)果送到寄存器的數(shù)據(jù)輸入端。相位累加器的輸出為 32位，這里取高 8位，作用相位調(diào)制器的輸入。 232*224=fclk247。 32 位加法器（ adder32b）