【正文】 圖 顯示電路設計 8255芯片的 PB0至 PB7分別與數(shù)碼管的八個引腳相連。而數(shù)碼管具有顯示亮度高，使用壽命長，且能直觀方便的看到倒計時數(shù)字，和選手編號，因此選用數(shù)碼管顯示。但是多用了一個 8259 中斷控制芯片，一個 8253 定時 /計時芯片，程序編制上涉及到中斷服務子程序的編寫， 稍顯復雜，且 硬件相應增多，費用也相應較多 。 3. 8255 作為并行輸入輸出， A 口鍵盤接顯示區(qū)， C口接清零鍵和開始鍵，B口 8個搶答開關 4. 盤顯示區(qū)由四個 LED 數(shù)碼管和 10 個按鍵組成。 關鍵字 ：中斷優(yōu)先級 可編程 定時器／計數(shù)器 數(shù)碼管 武漢理工大學《微機原理與接口技術》課程設計 第 2 頁 八路競賽搶答器的設計 1 八路競賽搶答器的設計要求與設計方案 八路競賽搶答器的方案選擇與比較 本設計以微機原理及接口技術為基礎，以實驗箱為工具，完成 P 智能搶答器設計。若在規(guī)定的時間內(nèi)有人搶答，則計時將自動停止；若無人搶答，當主持人按下復位按鈕時，屏幕顯示清零，等待下一輪搶答。但搶答器的使用頻率較低，有的制作復雜，有的可靠性低，減少實用性。搶答器作為一種工具，已經(jīng)廣泛應用于各種智力知識競賽場合。該搶答器由主持人通過時間預設開關預設供搶答的時間，系統(tǒng)將完成自動倒計時。它除了具有基本的搶答功能之外，和數(shù)顯的功能，當搶答開始后，系統(tǒng)會自動倒計時，并且時間 是可以預設的，期間有人搶答的話系統(tǒng)會停止計時，如果期間沒人搶答，系統(tǒng)自動鎖存直到主持人按下復位鍵。 2. 8259 利用 IR0 端作為定時到的中斷引入端， IR2 端作為開始鍵按下的中斷引入端， IR3 端作為清零鍵按下的中斷引入端， IR4 端作為暫停鍵按下的中斷引入端。方案一采用中斷，程序結構化更為清晰，且 cpu 少了循環(huán)掃描的時間，效率較高。如果用彩燈作為顯示功能，則不是很直觀。所以選擇8255芯片。 圖 顯示電路 電路設計 8255芯片的 PA0至 PA7分別與 8個撥碼開關相連，將八位選手的搶答信號（由撥碼開關 控制）通過 A口送入 8255芯片。 武漢理工大學《微機原理與接口技術》課程設計 第 6 頁 圖 開始和復位電路 總電路 設計總電路如圖 所示。 RD:讀信號線，當這個輸入引腳為低電平時 ,即 /RD=0 且 /CS=0 時 ,允許武漢理工大學《微機原理與接口技術》課程設計 第 9 頁 8255通過數(shù)據(jù)總線向 CPU 發(fā)送數(shù)據(jù)或狀態(tài)信息，即 CPU 從 8255 讀取信息或數(shù)據(jù)。 PB0～ PB7:端口 B 輸入輸出線，一個 8位的 I/O 鎖存器， 一個 8位的輸入輸出緩沖器。 A1,A0:地址選擇線 ,用來選擇 8255 的 PA口 ,PB口 ,PC口和控制寄存器 . 當 A1=0,A0=0 時 ,PA 口被選擇 。 8255 端口地址如表 21 所示。 NMI(NonMaskable Interrupt)、 INTR（ Interrupt Request） :中斷請求信號輸入引腳 (2)，引入中斷源向 CPU 提出的中斷請求信號，高電平有效，前者為非屏蔽中斷請求，后者為 可屏蔽中斷請求信號。 8088/8086CPU 要求復位信號至少維持 4 個時鐘周期才能起到復位的效果，復位信號輸入之后， CPU結束當前操作，并對處理器的標志寄存器、 IP、 DS、 SS、 ES 寄存器及指令隊列進行清零操作，而將 CS 設置為 0FFFFH。 MN/MX（ Minimum/Maximum Model Control）最小 /最大模式設置信號輸入引腳 (1)，該輸入引腳電平的高、低決定了 CPU 工作在最小模式還是最大模式，當該引腳接 +5V 時， CPU 工作于最小模式下，當該引腳接地時， CPU 工作于最大模式下。 表 22 BHE 和 A0 的代碼組合和對應的操作 BHE A0 操作 所用數(shù)據(jù)引腳 0 0 從偶地址單元開始讀 /寫一個字 AD15 ~ AD0 0 1 從奇地址單元或端口讀 /寫一個字節(jié) AD15 ~ AD8 1 0 從偶地址單元或端口讀 /寫一個字節(jié) AD7 ~ AD0 1 1 無效 0 1 從奇地址開始讀 /寫一個字 (在第一個總線周期將低 8 位數(shù)據(jù)送到 AD15 ~AD8，下一個周期將高 8位數(shù)據(jù)送到 AD7 ~AD0 ) AD15 ~ AD0 1 0 在 8088 系統(tǒng)中，該引腳為 0SS ，用來與 RDT/ 、 IOM/ 一起決定 8088 芯片當前總線周期的讀寫操作，如表 23 所示。 DEN （ Data Enable） :數(shù)據(jù)允許輸出信號引腳，低電平有效，為總線收發(fā)器 8286 提供一個 控制信號，表示 CPU 當前準備發(fā)送或接收一項數(shù)據(jù)。當該引腳輸出高電平 時，表明 CPU 要進行 I/O 端口的讀寫操作，低位地址總線上出現(xiàn)的是 I/O 端口的地址；當該引腳輸出低電平時，表明 CPU 要進行存儲器的讀寫操作，地址總線上出現(xiàn)的是訪問存儲器的地址。 HLDA（ Hold Acknowledge） :總線保持響應信號輸出引腳，高電平有效，表示 CPU 認可其他總線部件提出的總線占用請求，準備讓出總線控制權。也就是說，在有源狀態(tài)（對應前一個總線周期的 4T 和本總線周期的1T 和 2T 狀態(tài)）中， 2S 1S 0S 至少有一個信號為 0，當 111012 ?SSS 時（對應總 線周期的 3T 和 wT 且 READY＝ 1），也就是一個總線操作即將結束，另一個總線周期還未開始時，稱為無源狀態(tài)，很顯然，這時 2S 1S 0S 中任一信號的改 變，都意味著一個新的總線周期的開始。 1/GTRQ 、 0/GTRQ (Request/Grant)：總線請求信號輸入 /總線允許信號輸出引腳 (2)。 3 八路搶答器的軟件設計 軟件的設計的重點在延時，顯示倒計時和選手編號和按鍵搶搭、開始和清零的實現(xiàn)。 N Y N Y 圖 — 延時模塊程序流程圖 B口輸出數(shù)據(jù) 轉換為八位段碼 數(shù)碼管顯示 在 CX 中存入外循環(huán)次數(shù) 在 BX 中存入內(nèi)循環(huán)次數(shù) 延時完成 CX 減一 BX 減一 BX 是否自減為零 CX 是否自減為零 武漢理工大學《微機原理與接口技術》課程設計 第 18 頁 開始模塊程序設計 N Y 圖 復位模塊程序設計