freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

基于fpga的曼徹斯特編碼器的設(shè)計畢業(yè)論文設(shè)計-全文預(yù)覽

2025-08-14 12:35 上一頁面

下一頁面
  

【正文】 的響應(yīng)時間范圍內(nèi)發(fā)回一個狀態(tài)字并執(zhí)行消息的接收 /發(fā)送。采用這種編碼方式是因為適用于變壓器耦合,由于直接耦合不利于終端故障隔離,會因為一個終端故障而造成整個總線網(wǎng)絡(luò)的完全癱瘓,所以其協(xié)議中明確指出不推薦使用直接耦合方式。同步字頭占 3位,先正后負為命令字和狀態(tài)字,先負后正為數(shù)據(jù)字。 二、 1553B數(shù)據(jù)總線規(guī)則 1553B 總線上的信息是以消息 (Message)的形式調(diào)制成曼徹斯特碼進行傳輸?shù)?。不過 1553B也在不斷進行著一些改動。 一、 1553B 的歷史發(fā)展與應(yīng)用 MILSTD1553B是一種在航空電子系統(tǒng)中廣泛運用的總線協(xié)議,它的全稱是飛機內(nèi)部時分命令多路響應(yīng)數(shù)據(jù)總線,它的發(fā)展可以追溯到 1968年。通常,功能仿真用于驗證電路的功能是否正確。 ●仿真 仿真 分為功能仿真和時序仿真。 FPGA 特別適用于正向設(shè)計,即從電路原理圖或各種硬件描述語言到芯片成品的設(shè)計,在這些設(shè)計流程中,設(shè)計人員對特別底層的硬件知識并不需要特別的了解和掌握,完全可以從功能應(yīng)用出發(fā),根據(jù)任務(wù)需求,自頂向下地進行電路設(shè)計。目前,它在 中國的應(yīng)用多數(shù)是用在 FPGA/CPLD/EPLD 的設(shè)計中。有專家認為,在新的世紀中, VHDL 與 Verilog 語言將承擔(dān)起大部分的 數(shù)字系統(tǒng) 設(shè)計任務(wù)。自 IEEE 公布了 VHDL 的標準版本, IEEE1076(簡稱 87 版 )之后,各 EDA 公司相繼推出了自己的 VHDL 設(shè)計環(huán)境,或宣布自己的設(shè)計工具可以和 VHDL 接口。 QuartusⅡ及開發(fā)語言 Quartus II 是 Altera 公司 的綜合性 PLD 開發(fā) 軟件 ,支持原理圖、 VHDL、VerilogHDL 以及 AHDL( Altera Hardware Description Language)等多種設(shè)計輸入形式,內(nèi)嵌自有的綜合器以及仿真器,可以完成從設(shè)計輸入到硬件配置的完整 PLD設(shè)計流程。 FPGA提供了一種“自頂向下 的全新的設(shè)計方法。FPGA 的編程無須專用的 FPGA 編程器,只須用通用的 EPROM、 PROM 編程器即可。 FPGA 是由存放在片內(nèi) RAM 中的程序來設(shè)置其工作狀態(tài)的,因此,工作時需要對片內(nèi)的 RAM 進行編程。 是 ASIC 電路中設(shè)計周期最短、開發(fā)費用最低、風(fēng)險最小的器件之一。 FPGA 采用了邏輯單元陣列 LCA( Logic Cell Array) 這樣一個新概念,內(nèi)部包括可配置邏輯模塊 CLB( Configurable Logic Block)、輸出輸入模塊 IOB( Input Output Block)和內(nèi)部連線( Interconnect)三個部分 ,如圖 。它是作為 專用集成電路 ( ASIC)領(lǐng)域中的一種半定 制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。相對而言, HDL 文本輸入方式是最基本也是最直接的輸入方式。若輸入的數(shù)據(jù)信元為“ 1”,編碼就通過輸出一個下降沿來表示,當輸入數(shù)據(jù)為“ 0”時,編碼則輸出一個上升沿。 項目研究內(nèi)容和任務(wù) 本項目主要研究 MILSTD1553B 上的曼徹斯特碼編碼器的軟件設(shè)計和實現(xiàn)。自主研發(fā) 1553B 相關(guān)產(chǎn)品首先必須解決曼徹斯特碼的編碼、解碼。為了適應(yīng)現(xiàn)代軍事斗爭的需要,近年來,我國在新型戰(zhàn)斗機、驅(qū)逐艦的研制中已開始采用 1553B 標準。促進航空航天產(chǎn)業(yè)快速發(fā)展。1553B 總線協(xié)議中對傳輸?shù)淖诸愋瓦M行了規(guī)范和分類:分別是命令字、狀態(tài)字和數(shù)據(jù)字。該標準對航空飛機所需的數(shù)字/命令/響應(yīng),分時復(fù)用等數(shù)字總線技術(shù)提出了一系列的要求,其中包括數(shù)據(jù)總線的傳輸和協(xié)議格式。 作者簽名: 日期: 導(dǎo)師簽名: 日期: 基于 FPGA的曼徹斯特編碼器的設(shè)計 學(xué)生姓名: 林 玉 班級: 0782052 指導(dǎo)老師: 鄒 瓊 摘要 : 電子技 術(shù)與航空產(chǎn)業(yè)飛速發(fā)展,已成為我國支柱產(chǎn)業(yè)之一。對本文的研究作出重要貢獻的個人和集體,均已在文中以明確方式表明。 第 1 周 第 3 周 :資料查找、方案論證、英文資料翻譯、開題報告撰寫。 第 4 周 第 7 周 :學(xué)習(xí) MILSTD1553B 總線的相關(guān)知識,熟悉曼徹斯特編碼器原理。 MILSTD1553B總線上的數(shù)據(jù)以雙相曼徹斯特編碼的方式傳輸。 作者簽名: 日期: 年 月 日 學(xué)位論文版權(quán)使用 授權(quán)書 本學(xué)位論文作者完全了解學(xué)校有關(guān)保留、使用學(xué)位論文的規(guī)定,同意學(xué)校保留并向國家有關(guān)部門或機構(gòu)送交論文的復(fù)印件和電子版,允許論文被查閱和借閱。 作者簽名: 日 期: 學(xué)位論文原創(chuàng)性聲明 本人鄭重聲明:所呈交的論文是本人在導(dǎo)師的指導(dǎo)下獨立進行研究所取得的研究成果。 畢業(yè)設(shè)計(論文) 題目: 基于 FPGA的曼徹斯特編碼器的設(shè)計 畢業(yè)設(shè)計(論文)原創(chuàng)性聲明和使用授權(quán)說明 原創(chuàng)性聲明 本人鄭重承諾:所呈交的畢業(yè)設(shè)計(論文),是我個人在指導(dǎo)教師的指導(dǎo)下進行的研究工作及取得的成果。 作 者 簽 名: 日 期: 指導(dǎo)教師簽名: 日 期: 使用授權(quán)說明 本人完全了解 大學(xué)關(guān)于收集、保存、使用畢業(yè)設(shè)計(論文)的規(guī)定,即:按照學(xué)校要求提交畢業(yè)設(shè)計(論文)的印刷本和電子版本;學(xué)校有權(quán)保存畢業(yè)設(shè)計(論文)的印刷本和電子版,并提供目錄檢索與閱覽服務(wù);學(xué)??梢圆捎糜坝 ⒖s印、數(shù)字化或其它復(fù)制手段保存論文;在不以贏利為 目的前提下,學(xué)校可以公布論文的部分或全部內(nèi)容。本人完全意識到本聲明的法律后果由本人承擔(dān)。 作者簽名: 日期: 年 月 日 導(dǎo)師簽名: 日期: 年 月 日 畢業(yè)設(shè)計(論文)任務(wù)書 I、畢業(yè)設(shè)計 (論文 )題目: 基 于 FPGA 的曼徹斯特編碼器的設(shè)計 II、畢 業(yè)設(shè)計 (論文 )使用的原始資料 (數(shù)據(jù) )及設(shè)計技術(shù)要求: MILSTD1553B 是一種集中控制式、時分指令 /響應(yīng)型多路串行數(shù)據(jù)總線標準, 具有高可靠性和靈活性,已經(jīng)成為現(xiàn)代航空機載系統(tǒng)設(shè)備互聯(lián)的有效解決方案,廣泛 地應(yīng)用于飛機、艦船、坦克等武器平臺上,并且越來越多地應(yīng)用到民用領(lǐng)域。 III、畢 業(yè)設(shè)計 (論文 )工作內(nèi)容及完成時間: 第 1 周 第 3 周 :資料查找、方案論證、英文資料翻譯、開題報告撰寫。 第 18 周 :準備答辯。除了文中特別加以標注引 用的內(nèi)容外,本論文不包含法律意義上已屬于他人的任何形式的研究成果 ,也不包含本人已用于其他學(xué)位申請的論文或成果。本人授權(quán)南昌航空大學(xué)科技學(xué)院 可以將本論文的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)庫進行檢索,可以采用影印、縮印或掃描等復(fù)制手段保存和匯編本學(xué)位論文。 11553B作為一種通用的軍事標準協(xié)議,它對數(shù)據(jù)總線的電氣和協(xié)議特性進行嚴格的規(guī)范和約束,現(xiàn)已廣泛運用于航空電子綜合系統(tǒng)。最后著重講述該系統(tǒng)在 quartusⅡ 軟件下的運行和仿真。s protocol, the word types which transmitted in the 1553B bus has carried on the standard classification, they are the order word、 the status word and the data word. the design for this paper mainly emphatically in the protocol bus interface interior Manchester code encodeg as the bus interface important constituent, the encoder is shouldering the parallel\serial Ixansformation, the code pilation, the parity check and so on the important task, enables the data according to the standard form which defines by 1553B to carry on the transmission in the data bus. Keywords: FPGA, Manchester Encoder, 1553B, String and convert Signature of Supervisor: 目 錄 1 緒論 .................................... 1 .................................. 1 ...................................... 2 2 FPGA 原理及 開發(fā) 工具 FPGA 原理 ........................................... 3 QuartusⅡ及開發(fā)語言 ................................. 4 3 曼徹斯特編碼原理 1553B數(shù)據(jù)總線 ...................................... 8 曼徹斯特編碼原理 ................................... 10 4 系統(tǒng)總體設(shè)計 系統(tǒng)設(shè)計要求 ...................................... 11 系統(tǒng)設(shè)計思路 ...................................... 11 系統(tǒng)設(shè)計框圖 ...................................... 12 5 系統(tǒng)模塊設(shè)計 并串轉(zhuǎn)換器的設(shè) 計 ................................... 13 曼徹斯特編碼器設(shè)計 ................................. 14 6 系統(tǒng)仿真及結(jié)果分析 并串轉(zhuǎn)換 器 仿真及結(jié)果分析 ........................... 19 器 仿真及結(jié)果分析 ........................ 26 .............................. 29 7 結(jié)論及展望 ........................................... 34 參考文獻 ............................................... 35 致謝 ................................................... 36 附錄 A .................................................. 37 附錄 B .................................................. 41 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 1 基于 FPGA的曼徹斯特編碼器的設(shè)計 1 緒論 選題的依據(jù)和意義 航空航天產(chǎn)業(yè)是國家綜合國力的集中體現(xiàn)和重要標志,是國家先進制造業(yè)的重要組成部分,是國家科技創(chuàng)新體系的一支重要力量。其主要被歐美軍方用于軍事系統(tǒng),在戰(zhàn)斗機、航天設(shè)備、驅(qū)逐艦等軍用設(shè)施上得到了非常多的運用和實踐。 目前,此類器件在國內(nèi)還較少出現(xiàn),對于整個 1553B 體系架構(gòu)的把握尚未形成,我們急需改變這種不利情況。本課題設(shè)計就是基于 FPGA 的曼徹斯特編碼器的設(shè)計。 在每個周期的開頭加同步字頭,數(shù)據(jù)輸入時間持續(xù) 16 個周期,期間對數(shù)據(jù)進行編碼。 EDA 工具有多種途徑完成目標系統(tǒng)的輸入,如 HDL 文本輸入方式、原理圖輸入方式、狀態(tài)圖輸入方式以及混合輸入方式等。 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文
點擊復(fù)制文檔內(nèi)容
研究報告相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1