【正文】 片的主頻和處理能力不斷地提高， TMS320C5000 系列 DSP 的 主頻已經(jīng)達(dá)到 200MHz。 DSP 通常都有支持地址計(jì)算的算術(shù)單元 —— 地址產(chǎn)生器。硬件乘法器是 DSP 區(qū)別于通用微處理器的一個(gè)重要標(biāo)志。 (4) 采用硬件乘法器 一般計(jì)算機(jī)沒有硬件乘法器，它的算術(shù)邏輯單元只能完成兩個(gè)操作數(shù)的加、減和邏輯運(yùn)算，而乘法和除法時(shí)由加法和 移 位來實(shí)現(xiàn)，因此在一般的計(jì)算機(jī)上實(shí)現(xiàn)乘法和除法很費(fèi)時(shí)間。模擬設(shè)備公司的 ADSP 深度為二級， TI 公司的 TMS320C54 為五級，也就是說可以同時(shí)運(yùn)行 5條指令。流水線技術(shù)使兩個(gè)或者更多的不同操作可以重疊執(zhí)行。總線之間的交叉使得程序和數(shù)據(jù)之間的信息傳遞更加靈活、方便，運(yùn)行數(shù)據(jù)存在程序存儲區(qū)中，并被算術(shù)運(yùn)算指令直接使用。對于乘法或者加法等運(yùn)算，一條指令 畢業(yè)設(shè)計(jì)（論文） 第 6 頁 共 52 頁 要從存儲器中取兩個(gè)操作數(shù)，多套數(shù)據(jù)總線就使得兩個(gè)操作數(shù)可以同時(shí)取得。 哈佛結(jié)構(gòu)和馮由于對數(shù)據(jù)和程序進(jìn)行分別讀寫，取指令和存取操作數(shù)必須共享內(nèi)部總線，因此微處理器在執(zhí)行指令時(shí)只能串行執(zhí)行，執(zhí)行速 度慢，數(shù)據(jù)吞吐量低。諾依曼結(jié)構(gòu)，另一種是哈佛結(jié)構(gòu)。該芯片采用改善的哈佛結(jié)構(gòu)，擁有優(yōu)化的 CPU、 1 條數(shù)據(jù)總線、 3 條數(shù)據(jù)總線和 4 條地址總線，因而在一個(gè)周期內(nèi)可以從 程序 存儲器取 1 條 指令、從數(shù)據(jù)存儲器 讀 2 個(gè) 操作數(shù) 和向數(shù)據(jù)存儲 器寫 1 個(gè) 操作數(shù)。 數(shù)字信號處理自 20 世紀(jì) 80 年代問世以來，以其獨(dú)特的結(jié)構(gòu)和快速實(shí)現(xiàn)各種數(shù)字信號處理算法的突出優(yōu)點(diǎn)，正以前所未有的速度向前發(fā)展。由于 （ 2,1,9）較為復(fù)雜，本 論 文采用“查表法”來節(jié)省時(shí)間、提高效率，從而 避免了大量繁瑣計(jì)算 ,使得譯碼簡潔迅速 ,。 接著 ，深入學(xué)習(xí)數(shù)字信號處理器 DSP 的原理，了解 C54x 專為 Viterbi 譯碼算信源 信源編碼 信道編碼 調(diào)制 信道 解調(diào) 信宿 信源解碼 信道解碼 噪聲 圖 13 數(shù)字通信系統(tǒng)模型 畢業(yè)設(shè)計(jì)（論文） 第 4 頁 共 52 頁 法設(shè)計(jì)的 CSSU 單元 ,掌握用高效率的匯編語言開發(fā) DSP。而在現(xiàn)代通信系統(tǒng)中，它占著非常重要的地位，可以說在通信系統(tǒng)中越來越多的功能部件是采用數(shù)字信號處理技術(shù)實(shí)現(xiàn)的。 針對卷積碼的譯碼方法有三種： Wozencraft 在 1957 年提出了一種有效譯碼方法，即序列譯碼； Massey 在 1963 年提出了一種性能稍差，但比較實(shí)用的門限譯碼方法，由于這一實(shí)用性進(jìn)展使卷積碼從理論走向?qū)嵱茫?Viterbi 在 1967 年提出了最大似然譯碼法，該方法對存儲器級數(shù)較小卷積碼的譯碼很容易實(shí)現(xiàn)，并具有效率高、速度快、譯碼器簡單等特點(diǎn)，人們后來稱其為 Viterbi 算法或 Viterbi譯碼，廣泛應(yīng)用于現(xiàn)代 通信 中。 所有傳輸數(shù)字信號的數(shù)字通信系統(tǒng) 都包括信源、信源編碼、信道編碼、調(diào)制、解調(diào)、信道譯碼、信源譯碼、信宿幾個(gè)基本部分，可歸結(jié)于如圖 13 所示的模型 。從模擬信號轉(zhuǎn)換到數(shù)字信號（稱為模 /數(shù)轉(zhuǎn)換）一般要經(jīng)過抽樣、量化和編碼三個(gè)過程，最終變成一連串由“ 0”和“ 1”代表的脈沖數(shù)字信號。但是，對于數(shù)字通信，盡管數(shù)字信號在傳輸過程中混入雜音，但可以利用電子電路構(gòu)成的門限電壓（稱為閾值）去衡量輸入的信號電壓，只有達(dá)到某一電壓幅度，電路才會有輸出值，并自動生成整齊的脈沖。只要收到了模擬信號，就容易得到通信的內(nèi)容。如果設(shè)高電壓為“ 1”、低電壓為“ 0”，數(shù)字信號就可以用“ 1”、“ 0”來表示。 第二代移動通信系統(tǒng)主要包括廣泛使用的 GSM 公用移動通信網(wǎng)和窄帶數(shù)字移動公用網(wǎng)（ NCDMA)。而這就是移動通信所為人們提供的服務(wù)。深入研究卷積碼編碼原理 和 Viterbi 算法原理后，提出了（ 2,1,9）卷積碼編碼以及 Viterbi 算法的初始化、加 — 比 — 選和回溯 設(shè)計(jì) 方案， 運(yùn)用查表的方法 ,避免了大量繁瑣計(jì)算 ,使得譯碼簡潔迅速 ,譯碼器的實(shí)時(shí)性能良好。目前，卷積碼已廣泛應(yīng)用在無線通信標(biāo)準(zhǔn)中，如 GSM， CDMA20xx 和 IS95 等無線通信標(biāo)準(zhǔn)中。自 P． Elias首次提出卷積碼編碼以來，這一編碼技術(shù)至今仍顯示出強(qiáng)大的生命力。 因此本文著重分析和討論了 1/2 速率的（ 2,1,9）卷積碼編碼和其 Viterbi 譯碼算法。 參考文獻(xiàn) .............................................................................................................. 37 附錄 1：（ 2,1,9）卷積編碼器原程序 ................................................................ 38 附錄 2：（ 2,1,9） Viterbi 譯碼原程序 ................................................................ 40 畢業(yè)設(shè)計(jì)（論文） 第 1 頁 共 52 頁 移動通信及 NCDMA背景 人們希望 在任何時(shí)候、在任何地方、與任何人都能及 時(shí)溝通聯(lián)系、交流信息。通常，人們把模擬移動通信系統(tǒng)（包括模擬蜂窩網(wǎng)、模擬無繩電話與模擬集群調(diào)度系統(tǒng)等）稱作第一代移動通信（ 1G），而把數(shù)字化的移動通信系統(tǒng)（包括數(shù)字蜂窩網(wǎng)、數(shù)字無繩電話與移動數(shù)據(jù)系統(tǒng)以及移動衛(wèi)星通信系統(tǒng)等）稱作第二代移動通信系統(tǒng)（ 2G） [9]。 數(shù)字通信 概述 觀察電的信號波形，我們可以發(fā)現(xiàn)如圖 11 所示，模擬信號的波形是在自由選取電壓的同時(shí)連續(xù)變化的，而在如圖 12 中可見，數(shù)字信號從 高電壓或低電壓這兩個(gè)值中選擇其一。 （ 1）保密性 模擬通信很容易被竊聽。 畢業(yè)設(shè)計(jì)（論文） 第 2 頁 共 52 頁 噪聲和信號混合后難以分開，從而使得通信質(zhì)量下降。 在現(xiàn)代技術(shù)的信號處理中，數(shù)字信號發(fā)揮的作用越來越大，幾 乎復(fù)雜的信號處理都離不開數(shù)字信號。編碼則是量化的數(shù)值用一組 二進(jìn)制 的數(shù)碼來表示。在編碼器復(fù)雜性相同的情況下，卷積碼性能優(yōu) 于分組碼。在最近的 20 多年時(shí)間里，數(shù)字信號處理技術(shù)得到了廣泛的應(yīng)用。 其次， 以復(fù)雜度較低的（ 2,1,3）卷積碼為例，了解卷積碼的基本理論，并初步講訴了 Viterbi 譯碼的基礎(chǔ)算法及原理，從而為理解復(fù)雜度較高的（ 2,1,9） Viterbi譯碼提供基礎(chǔ)概念。 依次通過“初始化”、“加 比 選”、“回溯”完成 Viterbi譯碼。它是伴隨著微電子學(xué)、數(shù)字信號處理技術(shù)、計(jì)算機(jī)技術(shù)等學(xué)科的發(fā)展而產(chǎn)生的。 TI 公司的 TMS320C54X 系列是應(yīng)用于通信設(shè)備的通用 DSP 芯片。一種是馮統(tǒng)一編址依靠指令計(jì)數(shù)器提供的地址來區(qū)分是指令數(shù)據(jù)還是地址。諾依曼結(jié)構(gòu)，它已經(jīng)成為計(jì)算機(jī)發(fā)展的一個(gè)主要標(biāo)準(zhǔn)。很多 DSP 有兩套或者兩套以上的內(nèi)部數(shù)據(jù)總線，這種總線 結(jié)構(gòu)稱為修正的哈佛結(jié)構(gòu)。第二，具有高速緩存器。流水線技術(shù)是提高 DSP 程序執(zhí)行效率的一個(gè)重要手段。 流水線的深度為二級以上，不同產(chǎn)品的流水線深度也不同。 (3) 特殊的指令系統(tǒng) DSP 芯片通常都有一套自己的特殊指令，這個(gè)指令系統(tǒng)都是專門為數(shù)字信號處理而設(shè)計(jì)的。通過硬件乘法器和算法的改進(jìn)，基本上解決了乘法運(yùn)算速度的瓶頸問題。因此，在地址計(jì)算上作特殊考慮。 DSP 的地址產(chǎn)生器一般都支持間接尋址。 (7) 設(shè)有 片內(nèi)存儲器和內(nèi)存接口 由于 DSP 面向的是數(shù)據(jù)密集型應(yīng)用，因此存儲器訪問速度對處理器的性能影響很大。將程序指令存放 DSP 芯片內(nèi)可以減少指令的傳輸時(shí)間，并有效緩解芯片外部總線接口的壓力。其功能框圖如圖 21 所示。倆次加法運(yùn)算的結(jié)果分別放在了累加器的高 16 位和低 16 位。 CCS 概述 CCS 是一個(gè)完整的 DSP 集成開發(fā)環(huán)境，包括了編輯、編譯、匯編、鏈接、軟件模擬、調(diào)試等幾乎所有需要的軟件，是目前使用最為廣泛的 DSP 開發(fā)軟件之一。 本論文選用的是 TMS320C54x系列的 DSP 芯片，一是因?yàn)?C54X 系列因其片內(nèi)特殊的單元結(jié)構(gòu)，能夠快速完成Viterbi 運(yùn)算，其二是由于 數(shù)字化時(shí)代的到來已經(jīng)是一個(gè)不可逆轉(zhuǎn)的趨勢，數(shù)字產(chǎn)品必將代替模擬產(chǎn)品，而數(shù)字信號處理器 (DSP)正是這場數(shù)字化革命的核心。編碼效率為 k / n。 圖 31 （ 2,1,9）編碼器結(jié)構(gòu) 卷積 碼的糾錯(cuò)能力 卷積碼 ( n， k， N)主要用來糾隨機(jī)錯(cuò)誤，編碼復(fù)雜度可用編碼約束長度 N*n來表示。在卷積碼（ n， k， N）中，若自由距離為 df，則能在N+1 連續(xù)段內(nèi)糾正（ df1） /2（向下取整）個(gè)隨機(jī)錯(cuò)誤 [1]。假設(shè)輸入碼元序列為 111101011........，用時(shí)延算子表示為 ...1)( 7532 ??????? DDDDDDU （ 33） 則輸出編碼序列也可用時(shí)延算子表示為 )(1)()(1 DGDUDC ? （ 34） )(0)()(0 DGDUDC ? （ 35） 根據(jù) C1(D)， C0(D)的時(shí)延算子表達(dá)式，即可求出編碼輸出序列 C0,C1。 以約束度 為 3 的卷積碼為例，將輸入的最近兩個(gè)時(shí)刻的數(shù)據(jù)作為狀態(tài)，則寄存器總的狀態(tài)數(shù)有 22=4 種，其狀態(tài)標(biāo)號為 a（ 00）， b（ 01）， c（ 10）和 d（ 11）。代數(shù)譯碼時(shí)利用編碼本身的代數(shù)結(jié)構(gòu)進(jìn)行解碼，不考慮信道的統(tǒng)計(jì)特性。首先由沃曾 克拉夫特針對無記憶信道提出的 序列 譯碼就是概率譯碼方式之一；另一種概率譯碼方式是維特比算法。譯碼器的基本任務(wù)就是根據(jù)一套譯碼規(guī)則，根據(jù)接收序列 R 給出與發(fā)送的信息序列 M 最接近的估值序列 M’。( / ) ( / )P E R P C C R?? （ 36） 所以譯碼器的錯(cuò)誤譯碼概率： ( / ) ( )EP P E R P R? ? （ 37） ()PR是接收 R 的概率，與估值序列無關(guān)，所以譯碼錯(cuò)誤概率最小的最佳譯碼規(guī)則是使 EP 最小，這等價(jià)于使 39。( / )iP C C R? ， i =1,2，?2K 最大的碼字 iC 作為 C 的估值序列 39。而對于無記憶二進(jìn)制對稱信道，最大似然又等價(jià)于使?jié)h明距離( , )idRC 最小 [15]。 j 增加 1，把此時(shí)刻進(jìn)入每一狀態(tài)的所有分支度量同這些分支相連的前一 時(shí)刻的幸存路徑的度量相加，得到了此時(shí)刻進(jìn)入每一狀態(tài)的幸存路徑，把存儲并刪去其他所有路徑，這樣幸存路徑就延長了一個(gè)分支。最后到第 L+N 單位時(shí)間，網(wǎng)格圖歸到全為 0 的狀態(tài)，因此僅剩下一條幸存路徑。 圖 34 （ 2,1,3）卷積編碼基本 結(jié)構(gòu) 輸出 序列 X Mj Mj1 Mj2 輸入序列 M 狀態(tài) x1 x2 畢業(yè)設(shè)計(jì)（論文） 第 13 頁 共 52 頁 由于這是一個(gè)（ n， k， N） =（ 2,1,3）卷積碼，發(fā)送序列的約束度 N=3，所以首先考察 n*N=6。故 4 種狀態(tài)共有 8 條到達(dá)路徑。在 表 31 中列出了這 8 條路徑和其漢明距離 [15]。這要就剩下 4 條路徑了，即在表中的第 8 條的路徑。表中最小的距離等于 1，其路徑是 abdc+b，相應(yīng)序列為 11 01 01 00。 表 32 維特比算法譯碼第二步計(jì)算結(jié)果 序號 路徑 原幸存路徑距離 新增路徑段 新增距 離 總距離 幸存否 1 abca+a 2 aa 0 2 否 2 abdc+a 1 ca 2 3 否 3 abca+b 2 ab 2 4 否 4 abdc+b 1 cb 0 1 是 5 abcb+c 2 bc 1 3 否 6 abdd+c 3 dc 1 4 否 7 abcb+d 2 bd 1 3 否 8 abdd+d 3 dd 1 4 否 為了使輸入的信息位全部通過編碼器的移存器，使移存器回到初始狀態(tài)，在信息位 1101 后面加了三個(gè)“ 0”。因此當(dāng)?shù)玫叫掖媛窂胶?，可以?jì)算并保存幸存路徑在每一級所在狀態(tài)的最后一位，得到的序列左移一位就是譯碼輸出序列，這與編碼輸入序列相同。在解決碼間串?dāng)_和數(shù)據(jù)壓縮中也可應(yīng)用。本章還對本文討論的 Viterbi 譯碼 重點(diǎn)研究、介紹 ?？梢钥闯?，整個(gè)編碼過程可以看作輸入信息序列與由移位寄存器和模 2和連接方式所決定的另一個(gè)序列的卷積。圖 31 所示系統(tǒng)的多項(xiàng)式為： 2 5 6 7 80 ( ) 1g x x x x x x x? ? ? ? ? ? ? （ 41） 2 3 4 81 ( ) 1g x x x x x? ? ? ? ? （