【正文】 數(shù)。 R0（ 1） 、 R0（ 2） 輸入高電平，數(shù)據(jù)輸出端清零。三、中規(guī)模異步計(jì)數(shù)器二、四位二進(jìn)制可逆計(jì)數(shù)器一、四位二進(jìn)制同步計(jì)數(shù)器第二節(jié) 計(jì)數(shù)器(1) 觸發(fā)器 A：模 2 CPA入 QA出(2) 觸發(fā)器 B、 C、 D：模 5異步計(jì)數(shù)器。方法一 :采用異步預(yù)置、加法計(jì)數(shù)（ 1）接成 M16的計(jì)數(shù)器 態(tài)序表 N QD QC QB QA0110CO=001f011074LS193RCPU QCCLDABCDCORLDUPDNQAQBQCQDABCDCPDBOQCBQAQBQCQD方法二 :采用異步預(yù)置、減 法計(jì)數(shù)0 1 0 0 11 1 0 0 02 0 1 1 13 0 1 1 04 0 1 0 15 0 1 0 06 0 0 1 17 0 0 1 08 0 0 0 19 0 0 0 0 例 7：用 74193設(shè)計(jì) M=9 計(jì)數(shù)器。反之， 只要 UP 高電平有效， DN上升沿到時(shí)，減 1計(jì)數(shù)。D ? A:數(shù)據(jù)輸入，從 高位?低位 。 計(jì)數(shù)到 1111狀態(tài)時(shí)，下一個(gè)脈沖回到 0000狀態(tài)。 END IF。主程序中間變量TEMP（ 3） 到 TEMP（ 0）對(duì)應(yīng)輸出 Q3Q2Q1Q0例 5：用 VHDL語(yǔ)言設(shè)計(jì)多次預(yù)置的十進(jìn)制電路。DATE_OUTCOUNT10CLKARCHITECTURE COUNT10_ARC OF COUNT10 IS。ENTITY COUNT10 IS。2 0 1 0 13 0 1 1 04 0 1 1 15 1 0 0 07 1 1 0 18 1 1 1 09 1 1 1 1 1 0 1 0 06 1 1 0 000101例 5：用 VHDL語(yǔ)言設(shè)計(jì)多次預(yù)置的十進(jìn)制電路。CORLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3CO74163RLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3CO比較 四位二進(jìn)制同步計(jì)數(shù)器同步預(yù)置保持計(jì)數(shù)7416374161同步預(yù)置保持計(jì)數(shù)異步清零 同步清零連接成任意模 M 的計(jì)數(shù)器(1) 同步預(yù)置法(2) 反饋清零法(3) 多次預(yù)置法(三） 74161/ 74163功能擴(kuò)展Q0Q1Q2Q301101 態(tài)序表 計(jì)數(shù) 輸 出 N Q3 Q2 Q1 Q0 0 0 1 1 0 1 0 1 1 1 2 1 0 0 0 3 1 0 0 1 4 1 0 1 0 5 1 0 1 1 6 1 1 0 0 7 1 1 0 1 8 1 1 1 0 9 1 1 1 1例 1:設(shè)計(jì)一個(gè) M=10的計(jì)數(shù)器。 （二）四位二進(jìn)制同步計(jì)數(shù)器 74163 74163功能表 74161功能表Q3 Q2 Q1 Q0輸 入 輸 出CP R LD CTP CTT D3 D2 D1 D0 0 0 0 0 0 D3 D2 D1 D0↑ 1 0 D3 D2 D1 D0 保持 1 1 0 保持 1 1 0 計(jì)數(shù)↑ 1 1 1 1 ↑(1)外引線(xiàn)排列和 74161相同。 END PROCESS。 IF (IQ=15) AND (CTT=’1’) THEN CO = ‘1’。 （一）四位二進(jìn)制同步計(jì)數(shù)器 74161 BEGIN IF CR_L=’0’ THEN IQ = (OTHERS = ‘0’)。END v74LS161。ENTITY v74LS161 IS PORT (CP,CR_L,LD_L,CTP,CTT:IN STD_LOGIC。 若初態(tài)為 0000,15個(gè) CP后，輸出為 “1111”，進(jìn)位 CO = CTTQ3Q2Q1Q0 =1。CO74161RLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3CO74161外引線(xiàn)功能端排列圖 （一）四位二進(jìn)制同步計(jì)數(shù)器 74161 741611R2CP3D04D15D26D37CTT8GNDUCC 16CO 15Q0 14Q1 13Q2 12Q3 11CTP 10LD 974161功能表 Q3 Q2 Q1 Q0輸 入 輸 出CP R LD CTP CTT D3 D2 D1 D0 0 0 0 0 0 D3 D2 D1 D0↑ 1 0 D3 D2 D1 D0 保持 1 1 0 保持 1 1 0 計(jì)數(shù)↑ 1 1 1 1 1)異步清除：當(dāng) R=0，輸出 “0000”狀態(tài)， 與 CP無(wú)關(guān)。時(shí)鐘輸入信號(hào)用 CP表示。端子輸入端用 R說(shuō)明。按邏輯功能，分為加法、減法和可逆計(jì)數(shù)器。按進(jìn)位制，分為模 模 10和任意模計(jì)數(shù)器。邏輯符號(hào) 符號(hào)輸入中 R端有效，在此輸入為低電平時(shí)，輸出為 0，稱(chēng)之為異步清零。DDDD此端輸入信號(hào)用 LD表示。 當(dāng) Q3 Q2 Q1 Q0=1111 時(shí)，且CTT等于 1時(shí) , 控制輸出端 CO輸出有效高電平。 4)計(jì)數(shù)：當(dāng) LD = R = CPT= CTT =1時(shí)，按 二進(jìn)制自然碼 計(jì)數(shù)。USE 。 CO:OUT STD_LOGIC)。如果直接用輸出 Q，那么定義的輸出必須為緩沖而不是輸出。 ELSIF (CTT AND CTP)=’1’ THEN IQ = IQ+1 END IF。 END IF； Q =IQ。 CP上升沿有效。特點(diǎn)： 74163采用 同步清零 方式 ：當(dāng) R =0時(shí)，且當(dāng) CP 的 上升沿來(lái)到時(shí) ,輸出 Q0Q1Q2Q3 才全被清零。0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 110 1 0 1 011 1 0 1 112 1 1 0 0 采用 74161000001 1（ 2）反饋清零法 態(tài)序表 N Q3 Q2 Q1 Q0連接成任意模 M 的計(jì)數(shù)器（ 1）同步預(yù)置法（ 2）反饋清零法（ 3）多次預(yù)置法（三） 74161/74163功能擴(kuò)展 M=10 計(jì)數(shù)器 態(tài)序表 N Q3 Q2 Q1 Q00 0 0 0 0(3)多次預(yù)置法例 4: 分析電路功能。USE 。END COUNT10。END COUNT10_ARC。 ELSE TEMP:=TEMP+1。其它情況按照 8421碼計(jì)數(shù)。 三、中規(guī)模異步計(jì)數(shù)器二、四位二進(jìn)制可逆計(jì)數(shù)器一、四位二進(jìn)制同步計(jì)數(shù)器第二節(jié) 計(jì)數(shù)器3和 G3相關(guān)聯(lián)。 只要 DN為高電平有效，UP上升沿到時(shí)，加 1計(jì)數(shù)。 減到最小值時(shí)產(chǎn)生借位信號(hào) QCB=0 加到最大值時(shí)產(chǎn)生進(jìn)位信號(hào) QCC=0CO=0BO=074LS193RCPU QCCLDABCDCORLDUPDNQ