【正文】 由外部信號發(fā)生器提供 1kHz 的時鐘信號； reset：系統(tǒng)內(nèi)部自復(fù)位信號； ena_1hz：接收由時鐘發(fā)生電路提供的 1Hz 的脈沖信號； recount：重新計數(shù)的使能控制信號； load：負責(zé)接 收計數(shù)器所需要的計數(shù)數(shù)值?？紤]到有些路口的交通擁堵現(xiàn)象較為嚴重，車輛會在道路上排成很長的一隊，這樣排在較遠距離的司機就很難看清楚倒計時顯示器上變化的數(shù)字，有可能會影響到車輛之間的正常行駛。 當(dāng)外部信號發(fā)生器提供了 1kHZ 的時鐘信號，并且重新計數(shù)信號 (recount)為“ 1”時 ,load 信號就會按照預(yù)先設(shè)置的數(shù)值逐 1 遞減 ,直至減到零為止 ,當(dāng)下一個重新計數(shù)信號(recount)再次為“ 1”時，會重復(fù)此過程。 圖 34 計數(shù)秒數(shù)選擇電路模塊圖 系統(tǒng)輸入信號： clk：由外部信號發(fā)生器提供 1kHz 的時鐘信號； reset：系統(tǒng)內(nèi)部自復(fù)位信號； ena_scan： 接收由時鐘發(fā)生電路提供的 250Hz 的時鐘脈沖信號； recount：接收由交通燈信號控制電路產(chǎn)生的重新計數(shù)的使能控制信號； sign_state：接收由交通燈信號控制電路產(chǎn)生的狀態(tài)信號。如果想增減 信號的位數(shù)，只需要改動常數(shù)的賦值就可以了。例如程序中用到的： constant scan_bit:positive:=2。 圖 33 時鐘發(fā)生電路時序圖 從圖 33可以看出，當(dāng)加入 1kHZ 的時鐘信號后， ena_1hz 產(chǎn)生了周期為一秒的脈沖信號， flash_1hz 產(chǎn)生了周期為一秒的脈沖時鐘信號。程序如下（見附錄） 圖 32 是時鐘脈沖發(fā)生電路的元件模塊圖。其中包括： (1) 時鐘發(fā)生電路； (2) 計數(shù)秒數(shù)選擇電路； (3) 倒計時控制電路； (4) 紅綠燈信號控制電路。軟件方面包括：（ 1）電路合成模 塊的概念：將交通燈信號系統(tǒng)劃分成若干個小電路，編寫每一個模塊的 VHDL 程序代碼，并將各個小電路相連接。每次由綠燈變?yōu)榧t燈的過程中，亮光的黃燈作為過渡，黃燈的時間為5s。而且由于這些結(jié)構(gòu)通常都由大量的觸發(fā)器組成，不僅使電路更復(fù)雜，工作速度降低，而且由于時序配合的原因可能導(dǎo)致不好的結(jié) 果。 即使最后綜合出的電路都能實現(xiàn)相同的邏輯功能，其電路的 復(fù)雜程度和時延特性都會有很大的差別，甚至某些額外的電路還使得系統(tǒng)運行效率達不到要求。 （ 6） 用 VHDL 語言編寫的源程序便于文檔管理，用源代碼描述來進行復(fù)雜控制邏輯的設(shè)計，既靈活方便，又便于設(shè)計結(jié)果的交流、保存和重用 [13]。 （ 2） VHDL 豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設(shè)計早期就能查驗設(shè)計系統(tǒng)功能的可行性，隨時可對設(shè)計進行仿真模擬。 （ 5） VHDL 是一個標(biāo)準(zhǔn)語言，它的設(shè)計描述可以被不同的 EDA 工具所支持，可移植性強，易于共享和復(fù)用 [11]。 VHDL 具有多層次描述系統(tǒng)硬件功能的能力。 硬件描述語言的主要優(yōu)點： VHDL 是一種全方位的硬件描述語言，包括系統(tǒng)行為級、寄存器傳輸級和邏輯門級多個設(shè)計層次，支持結(jié)構(gòu)、數(shù)據(jù)流、行為 3 種描述形式的混合描述，因此 VHDL 幾乎覆蓋了以往各 種硬件描述語言的功能，整個自頂向下或自底向上的電路設(shè)計過程都可以用 VHDL 來完成。除了含有許多具有硬件特征的語句外， VHDL 的語言形式、描述風(fēng)格以及語法是十分類似于一般的 計算機高級語言 。 VHDL 翻譯成中文就是 超高速集成電路 硬件描述語言，主要是應(yīng)用在數(shù)字電路的設(shè)計中。強大的現(xiàn)代國防必須建立在自主開發(fā)的基礎(chǔ)上，因此，廣大電子工程技術(shù)人員應(yīng)該盡早掌握這一先進技術(shù)，這不僅是提高設(shè)計效率和我國電子工業(yè)在世界市場上生存、竟?fàn)幣c發(fā)展的需要，更是建立強大現(xiàn)代國防的需要 [6]。系統(tǒng)可現(xiàn)場編程，在線升級 。 與世界各知名高校相比，我國高等院校在 EDA及微電子方面的教學(xué)和科研工作有著明顯的差距，我們的學(xué)生現(xiàn)在做的課程實驗普遍陳舊，動手能力較差。 HDL 是用于設(shè)計硬件電子系統(tǒng)的計算機語言，它描述電子系統(tǒng)的邏輯功能 、電路結(jié)構(gòu)和連接方式。在 PCB 完成以后，還可以利用 PLD 的在線修改能力，隨時修改設(shè)計而不必改動硬件電路。其中，大規(guī)模可編程邏輯器件是利用 EDA 技術(shù)進行電子系統(tǒng)設(shè)計的載體，硬件描述語言是利用 EDA 技術(shù)進行電子系統(tǒng)設(shè)計的主要表達手段，軟件開發(fā)工具是利用 EDA 技術(shù)進行電子系統(tǒng)設(shè)計的智能化的自動設(shè)計工具，實驗開發(fā)系統(tǒng)則是利用 EDA技術(shù)進行電子系統(tǒng)設(shè)計的下載工 具及硬件驗證工具 [8]。 EDA 技術(shù)涉及面很廣，內(nèi)容豐富，從教學(xué)和實用的角度看，主要應(yīng)掌握如下四個方面的內(nèi)容 : (1)大規(guī)?？删幊踢壿嬈骷?。盡管目標(biāo)系統(tǒng)是硬件，但整個設(shè)計和修改過程如同完成軟件設(shè)計一樣方便和高效。不言而喻， EDA 技術(shù)將迅速成為電子設(shè)計領(lǐng)域中的極其重要的組成部分。在 仿真和設(shè)計兩方面支持標(biāo)準(zhǔn)硬件描述語言的功能越來越強大，軟硬件技術(shù)也進一步得到了融合，在電子行業(yè)的產(chǎn)業(yè)領(lǐng)域、技術(shù)領(lǐng)域和設(shè)計應(yīng)用領(lǐng)域得到了進一步的肯定，使得復(fù)雜電子系統(tǒng)的設(shè)計和驗證趨于簡單化。 2020屆本科生畢業(yè)論文（設(shè)計） 3 二 EDA 技術(shù)與 VHDL 語言 EDA 技術(shù)及其發(fā)展 現(xiàn)代電子設(shè)計技術(shù)的核心是 EDA（ Electronic Design Automation）技術(shù)。如，基于時間分布的交通控制系統(tǒng)設(shè)計，2020屆本科生畢業(yè)論文（設(shè)計） 2 它將一天分為 N個不同的時間區(qū)間，應(yīng)用計算機算出各個交通路口各時間段信號燈的最佳周期，在不同的時間區(qū)間賦予交通信號控制器不同的周期，以對應(yīng)交通流量隨時間的分布[2]。這些系統(tǒng)，大都是在各路口附近安裝磁性環(huán)路監(jiān)控器，由各路口的控制設(shè)備、人員將交通控制參數(shù)通過通訊網(wǎng)絡(luò)輸入微處理器，用小型計算機進行集中處理 [1]。對交叉口實行科學(xué)的管理與控制是交通控制工程的重要研究課題，是保障交叉口的交通安全和充分發(fā)揮 交叉口的通行能力的重要措施，是解決城市交通問題的有效途徑。 和諧的城市交通具有很重要的現(xiàn)實意義。 關(guān)鍵詞 ： 交通信號燈 VHDL 仿真 2020屆本科生畢業(yè)論文（設(shè)計） II ABSTRACT Most traditional traffic light control system implemented by a singlechip puter or PLC, this article describes the design of a traffic light system is based on EDA technology ideas and using digital methods of signal control intersection traffic signal state transition, mand vehicles and pedestrians safe passage, implementation of intersection traffic management automation. Design and implementation of traffic light controller with VHDL the system for structural analysis, using topdown hierarchical design method, gives a VHDL program modules, and applications using Quartus II simulation, have e to the corresponding simulation design with VHDL language, should be fully aware of the features of VHDL language, from the design, use statement, and description of the superior aspects of optimized circuit optimization design of circuits, programmable logic chip can use smaller, thus reducing system costs. Keywords: traffic light VHDL simulation 2020屆本科生畢業(yè)論文（設(shè)計） III 目 錄 一 前言 ?????????????????????????? 1 研究背景 ???????????????????????? 1 研究目的 ???????????????????????? 1 二 EDA技術(shù)與 VHDL語言 ????????????????? 3 EDA 技術(shù)及其發(fā)展 ???????????????????? 3 EDA 與傳統(tǒng)電子設(shè)計方法的比較及優(yōu)點 ????????? 4 VHDL 系統(tǒng)概述 ?????????????????????? 5 三 交通燈系統(tǒng)的設(shè)計 ????????????? ?????? 7 紅綠燈交通信號系統(tǒng)功能描述 ?????????????? 7 系統(tǒng)的模塊設(shè)計 ???????????????????? 8 時鐘脈沖發(fā)生電路 ?????????????????? 8 計數(shù)秒數(shù)選擇電路 ?????????????????? 9 倒計時控制電路 ??????????????????? 10 紅綠燈信號控制電路 ??????????????? ?? 11 交通燈系統(tǒng)描述 ??????????????????? 12 四 總結(jié) ?????????????????????????? 15 參考文獻 ?????????????????????????? 16 附錄 ???????????????????????????? 17 2020屆本科生畢業(yè)論文（設(shè)計） 1 一 前言 研究背景 自從 1858 年英國人發(fā)明了原始的機械扳手交通燈之后，隨后的一百多年里，交通燈改變了交通路況，也在人們?nèi)粘Ｉ钪姓紦?jù)了重要地位，隨著人們社會活動日益增加，經(jīng)濟發(fā) 展，汽車數(shù)量急劇增加，城市道路日漸擁擠，交通燈更加顯示出了它的功能，使得交通得到有效管制，對于交通疏導(dǎo)，提高道路導(dǎo)通能力，減少交通事故起到了顯著的效果。 本設(shè)計利用 VHDL 語言來實現(xiàn)交通燈控制器。通過用數(shù)字信號自動控制十字路口交通燈狀態(tài)轉(zhuǎn)換的方法，指揮車輛和行人安全通行，實現(xiàn)十字路口交通管理的自動化。通過電路優(yōu)化設(shè)計 ,可以使用規(guī)模更小的可編程邏輯芯片 ,從而降低系統(tǒng)成本。在這種背景下，結(jié)合我國城市道路交通的實際情況，開發(fā)出真 正適合我們自身特點的智能信號燈控制系統(tǒng)已經(jīng)成為當(dāng)前的主要任務(wù)。城市的交通擁堵，大部分是由于交叉口的通行能力不足或沒有充分利用造成的，這導(dǎo)致車流中斷、事故增多、延誤嚴重。如以澳大利亞悉尼為背景開發(fā)的交通自適應(yīng)協(xié)調(diào)系統(tǒng) SCATS (Sydney Coordinated Adaptive Traffic System)，英國的運輸和道路研究所（ TRRL）研制的 SCOOT（ Split Cycle Offset Optimization Technique )系統(tǒng)，日本的京三 （ Kyosan）系統(tǒng)等。所以國內(nèi)的科研人員也在孜孜不倦的研究著更好的交通燈控制系統(tǒng)，大致研究可以分為兩類，其一是按固定配時方案運行，其二是由車輛檢測器提供的實時交通信息控制信號機運行的。其控制器采用三變量輸入，輸出不再是時間變量，而是車輛通行的權(quán)限 [3]。 EDA 技術(shù)在進入 21 世紀(jì)后，得到了更大的發(fā)展。即使是普通的電子產(chǎn)品的開發(fā)， EDA 技術(shù)常常使一些原來的技術(shù)瓶頸得以輕松突破，從而使產(chǎn)品的開發(fā)周期 大為縮短、性能價格比大幅提高 [2]。設(shè)計者的工作僅限于利用軟件的方式來完成對系統(tǒng)硬件功能的描述，在 EDA 工具的幫助下和應(yīng)用相應(yīng)的 FPGA/CPLD器件，就可以得到最后的設(shè)計結(jié)果。 (4)設(shè)計過程中可用有關(guān)軟件進行各種仿真 。 (4)實驗開發(fā)系統(tǒng)。 PLD 如同一張白紙或是一堆積木，工程師可以通過傳統(tǒng)的原理圖輸入法，或是硬件描述 語言自由的設(shè)計一個數(shù)字系統(tǒng)，通過軟件仿真，我們可以事先驗證設(shè)計的正確性。 硬件描述語言 (HDL)是相對于一般的計算機軟件語言如 C、 Pascal 而言的。 EDA 與傳統(tǒng)電子設(shè)計方法的比較及優(yōu)點 與傳統(tǒng)的電子設(shè)計方法相比， EDA 技術(shù)對于復(fù)雜電路的設(shè)計和調(diào)試都比較簡單，如果某一過程存在錯誤，查找 和修改起來比較方便，而且 EDA 技術(shù)的可移植性很強。設(shè)計過程中可用有關(guān)軟件進行各種仿真 。 EDA 技術(shù)是電子設(shè)計領(lǐng)域的一場革命，目前正