場(chǎng)效應(yīng)器件物理--緒論-全文預(yù)覽
【正文】 圖 酷睿 2雙核處理器 : 65nm工藝， MOSFET， 1cm2 ? IC是元器件、互連線(xiàn)的集合 ? IC的內(nèi)部電路 ? 或簡(jiǎn)單或復(fù)雜的電路結(jié)構(gòu) 2022/8/24 XIDIAN UNIVERSITY 6 集成電路概況 制備 ?單晶制備 ?晶圓制備 ?芯片制備 ?測(cè)試封裝 Wafer（晶圓） Chip（芯片） ? Moore’ s Law： Intel公司創(chuàng)始人之一， Gorden E. Moore博士在研究存貯器芯片上晶體管增長(zhǎng)數(shù)的時(shí)間關(guān)系預(yù)測(cè) ? 半導(dǎo)體芯片上集成的晶體管和電阻數(shù)量將每年翻一番 ? 1975年又提出修正說(shuō)，芯片上集成的晶體管數(shù)量將每?jī)赡攴环? 2022/8/24 XIDIAN UNIVERSITY 7 16151413121110987654321019591960196119621963196419651966196719681969197019711972197319741975LOG2 OF THE NUMBER OFCOMPONENTS PER INTEGRATED FUNCTION集成電路概況 發(fā)展： 摩爾定律 引自 Electronics, April 19, 1965. Moore預(yù)測(cè)曲線(xiàn)的原始手稿 ? 實(shí)際發(fā)展規(guī)律： ? 芯片上集成的晶體管數(shù)量， 每隔 18個(gè)月翻一番 ? 器件尺寸減小，晶圓尺寸增加。 2022/8/24 XIDIAN UNIVERSITY 11 集成電路概況 發(fā)展： 特征尺寸 ? 特征尺寸： ? 芯片中最小線(xiàn)條寬度 ，最小柵寬 ? 工藝技術(shù)水平的標(biāo)志：特征尺寸由光刻精度決定 ? 由 um量級(jí)減小到了幾十 nm。 ? 1m=102 cm=103mm=106um=109nm= 1010A= 1012pm= 1015fm 2022/8/24 XIDIAN UNIVERSITY 13 2022/8/24 XIDIAN UNIVERSITY 14 （ FET： Field Effect Transistor只有一種載流子導(dǎo)電，又叫單極型） ? IGFET Insulator Gate FET ? MISFET Metal InsulatedSemiconductor FET ? MOSFET Metal Oxide Semiconductor FET ? pnJFET pn Junction FET ? MESFET MetalSemiconductor FET (Schottly Barrier Gate) 場(chǎng)效應(yīng)器件概況 晶體管分類(lèi) ????????????????????????????????????????????????????????????柵）（異質(zhì)結(jié)）半導(dǎo)體絕緣體（金屬絕緣柵）晶體管電）電子和空穴同時(shí)參與導(dǎo)晶體管極： 肖特基 結(jié)M E S F E T結(jié)柵pn：JF E TpnH F E TF E TM I S F E T / M O S（I G F E TF E T場(chǎng) 效
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1