微機系統(tǒng)與接口教案第二章-全文預覽
【正文】 4個CS、DS、SS、ES。為此采用分段管理，即8086用一組段寄存器將這1 MB存儲空間分成若干個邏輯段，每個邏輯段長度小于等于64 KB，用4個16位的段寄存器分別存放各個段的起始地址(又稱段基址)，8086的指令能直接訪問這4個段寄存器。當用作8位時，AH、BH、CH、DH存放高字節(jié)，AL、BL、CL、DL存放低字節(jié)，并且可獨立尋址。(5) EU控制電路。(3) 運算暫存器。(1) 算術邏輯運算單元(ALU)?？偩€控制邏輯電路將8086 CPU的內部總線和外部總線相連，是8086 CPU與內存單元或I/O端口進行數(shù)據(jù)交換的必經(jīng)之路。③ 每當EU執(zhí)行一條轉移、調用或返回指令后，則要清除指令隊列緩沖器，并要求BIU從新的地址開始取指令，新取的第一條指令將直接經(jīng)指令隊列緩沖器送到EU去執(zhí)行，并在新地址基礎上再作預取指令操作，實現(xiàn)程序段的轉移。(3) 指令隊列緩沖器。指令指針I(yè)P用來存放下一條要執(zhí)行指令在代碼段中的偏移地址，它只有和CS相結合，才能形成指向指令存放單元的物理地址。8086 CPU的20位地址線可直接尋址1 MB存儲器物理空間，但CPU內部寄存器均為16位的寄存器。所有對外部總線的操作都必須有正確的地址和適當?shù)目刂菩盘?，BIU中的各部件主要是圍繞這個目標設計的。(3) 寄存器陣列：包括一組通用寄存器和專用寄存器。 微處理器的功能結構 微處理器的典型結構。它具有豐富的指令系統(tǒng)，采用多級中斷技術、多重尋址方式、多重數(shù)據(jù)處理形式、段式存儲器結構和硬件乘除法運算電路，增加了預取指令的隊列寄存器等，使其性能大為增強。典型產(chǎn)品有：1983年，Zilog公司的Z80000；1984年，Motorola的MC68020，集成度為17萬管/片，采用CHMOS工藝，2 μm光刻技術；1985年，Intel 80386，采用CHMOS工藝， μm光刻技術。其中Intel 8080的集成度為5400管/片，采用NMOS工藝，6 μm光刻技術。第一代，1971年開始，是4位微處理器和低檔8位微處理器的時期。第2章 微處理器結構 微處理器的發(fā)展歷史 微處理器的發(fā)展由于集成電路工藝和計算機技術的發(fā)展，20世紀60年代末和70年代初，袖珍計算機得到了普遍的應用。從1971年第一片微處理器推出至今30多年的
電大資料相關推薦
鄂ICP備17016276號-1