【正文】 LPM_HINT = USE_EAB=ON ) –允許使用 FPGA中的 EAB PORT MAP (address = address,inclock = inclock, data = data, we = we,q = sub_wire0)。 q : OUT STD_LOGIC_VECTOR (7 DOWNTO 0)。 類屬 RAM數(shù)據(jù)寬度 自然數(shù)數(shù)據(jù)類型 X康芯科技 接上頁 lpm_widthad : NATURAL。 8位寫入數(shù)據(jù) q : OUT STD_LOGIC_VECTOR (7 DOWNTO 0))。 ENTITY RAM1 IS PORT(address : IN STD_LOGIC_VECTOR (8 DOWNTO 0)。 END case。 WHEN st_ilg2 = next_state = st0。 CONSTANT ST2 : STD_LOGIC_VECTOR(2 DOWNTO 0) := 010 。 END behav。 AND LOCK39。 END IF。 REG: PROCESS (CLK) BEGIN IF (CLK39。開啟 OE,輸出轉換好的數(shù)據(jù) WHEN st4= next_state = st0。) THEN next_state = st3。 COM: PROCESS(current_state,EOC) BEGIN 規(guī)定各狀態(tài)轉換方式 CASE current_state IS WHEN st0= next_state = st1。 ALE=current_state(3)。 BEGIN ADDA = 39。 CONSTANT st3 : STD_LOGIC_VECTOR(4 DOWNTO 0) := 00100 。 ARCHITECTURE behav OF AD0809 IS SIGNAL current_state, next_state: STD_LOGIC_VECTOR(4 DOWNTO 0 )。 ALE, START, OE, ADDA : OUT STD_LOGIC。 X康芯科技 Mealy型有限狀態(tài)機的設計 圖 710 例 75狀態(tài)機工作時序圖 X康芯科技 Mealy型有限狀態(tài)機的設計 圖 711 例 76狀態(tài)機工作時序圖 X康芯科技 狀態(tài)位直接輸出型編碼 狀態(tài)編碼 表 71 控制信號狀態(tài)編碼表 狀態(tài) 狀 態(tài) 編 碼 START ALE OE LOCK B 功 能 說 明 ST0 0 0 0 0 0 初始態(tài) ST1 1 1 0 0 0 啟動轉換 ST2 0 0 0 0 1 若測得 EOC=1時 ， 轉下一狀態(tài) ST3 ST3 0 0 1 0 0 輸出轉換好的數(shù)據(jù) ST4 0 0 1 1 0 利用 LOCK的上升沿將轉換好的數(shù)據(jù)鎖存 X康芯科技 【 例 77】 LIBRARY IEEE。 END IF。 IF CLK39。 ELSE Q2:=01101。 END IF。 WHEN st3= IF DATAIN=39。139。 THEN Q2 :=10111。 ELSE Q2:=01010。 COM1: PROCESS(STX,DATAIN,CLK) 輸出控制信號的進程 VARIABLE Q2 : STD_LOGIC_VECTOR(4 DOWNTO 0)。 WHEN OTHERS = STX = st0。 WHEN st4= IF DATAIN = 39。 WHEN st3= IF DATAIN = 39。 WHEN st2 = IF DATAIN = 39。 WHEN st1 = IF DATAIN = 39。 THEN CASE STX IS WHEN st0 = IF DATAIN = 39。 THEN STX = ST0。 SIGNAL STX : states 。 ENTITY MEALY2 IS PORT ( CLK ,DATAIN,RESET : IN STD_LOGIC。 END CASE 。 THEN Q = 11101 。 ELSE Q=01001 。 END IF 。 WHEN st2 = IF DATAIN = 39。039。 THEN Q = 10000 。 END PROCESS COMREG 。 END IF。 END IF。 END IF。 END IF。 END IF。139。139。 END MEALY1。 X康芯科技 單進程 Moore型有限狀態(tài)機 Moore型有限狀態(tài)機的設計 圖 77 例 74狀態(tài)機綜合后的 RTL電路模塊 X康芯科技 單進程 Moore型有限狀態(tài)機 Moore型有限狀態(tài)機的設計 圖 78 例 74單進程狀態(tài)機工作時序 X康芯科技 單進程 Moore型有限狀態(tài)機 Moore型有限狀態(tài)機的設計 圖 79 對應于例 74的 2進程狀態(tài)機工作時序圖 X康芯科技 Mealy型有限狀態(tài)機的設計 【 例 75】 LIBRARY IEEE。 END CASE。 ELSE C_ST = ST3 。 ELSE C_ST = ST2 。 ELSE C_ST = ST0 。 ELSE C_ST = ST1 。 ELSE C_ST = ST0 。 ELSIF CLK39。 X康芯科技 接上頁 BEGIN PROCESS(CLK,RST) BEGIN IF RST =39。 Q : OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。 三進程有限狀態(tài)機 X康芯科技 單進程 Moore型有限狀態(tài)機 Moore型有限狀態(tài)機的設計 【 例 74】 LIBRARY IEEE。LOCK=39。 WHEN OTHERS = ALE=39。139。039。OE=39。START=39。039。039。 。LOCK=39。 WHEN st1=ALE=39。039。039。 WHEN OTHERS = next_state = st0。 ELSE next_state = st2。 WHEN st1= next_state = st2。 END IF。 由信號 current_state將當前狀態(tài)值帶出此進程 :REG LATCH1: PROCESS (LOCK) 此進程中，在 LOCK的上升沿，將轉換好的數(shù)據(jù)鎖入 BEGIN IF LOCK=39。139。 END CASE 。OE=39。START=39。139。039。 轉換未結束，繼續(xù)等待 END IF 。 IF (EOC=39。LOCK=39。 啟動采樣 WHEN st2= ALE=39。039。139。OE=39。START=39。 則進入通道 1 Q = REGL。當 ADDA=39。 SIGNAL REGL : STD_LOGIC_VECTOR(7 DOWNTO 0)。 Q : OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。 USE 。 END PROCESS。 IF state_inputs = 11 THEN next_state = s3。 IF state_inputs = 11 THEN next_state = s0。 IF state_inputs = 00 THEN next_state=s1。 IF state_inputs = 00 THEN next_state=s0。EVENT THEN current_state = next_state。 THEN current_state = s0。 ARCHITECTURE behv OF s_machine IS TYPE FSM_ST IS (s0, s1, s2, s3)。 ENTITY s_machine IS PORT ( clk,reset : IN STD_LOGIC。 SIGNAL current_state, next_state: FSM_ST。 ? 狀態(tài)機的 VHDL表述豐富多樣 。 SUBTYPE digits IS INTEGER RANGE 0 to 9 。 s1 = 39。 ， 39。 ， 39。 X康芯科技 一般有限狀態(tài)機的設計 用戶自定義數(shù)據(jù)類型定義語句 TYPE m_state IS ( st0， st1， st2， st3， st4， st5 ) 。第 7章 有限狀態(tài)機設計與 LPM應用 EDA技術 實用教程 X康芯科技 一般有限狀態(tài)機的設計 用戶自定義數(shù)據(jù)類型定義語句 TYPE語句用法如下： TYPE 數(shù)據(jù)類型名 IS 數(shù)據(jù)類型定義 OF 基本數(shù)據(jù)類型 。 TYPE week IS (sun， mon， tue， wed， thu， fri， sat) 。139。U39。 SIGNAL s1 : my_logic 。 X康芯科技 一般有限狀態(tài)機的設計 用戶自定義數(shù)據(jù)類型定義語句 子類型 SUBTYPE的語句格式如下： SUBTYPE 子類型名 IS 基本數(shù)據(jù)類型 RANGE 約束范圍 。 ? 狀態(tài)機容易構成性能良好的同步時序邏輯模塊 。 X康芯科技 一般有限狀態(tài)機的設計 一般有限狀態(tài)機的設計 1. 說明部分 ARCHITECTURE ...IS TYPE FSM_ST IS (s0， s1， s2， s3)。 USE 。 END s_machine。139。 AND clk39。 COM:PROCESS(current_state, state_Inputs) 接下頁 X康芯科技 BEGIN CASE current_state IS WHEN s0 = b_outputs= 5。 WHEN s1 = b_outputs= 8。 WHEN s2 = b_outputs= 12。 WHEN s3 = b_outputs = 14。 END case。 LIBRARY IEEE。 ALE, START, OE, ADDA,LOCK0 : OUT STD_LOGIC。 定義各狀態(tài)子類型 SIGNAL current_state, next_state: states :=st0 。139。139。039。039。 0809初始化 WHEN st1=ALE=39。LOCK=39。 next_state = st2。039。039。 EOC=1表明轉換結束 ELSE next_state = st2。START=39。OE=39。039。139。 WHEN OTHERS = next_state = st0。EVENT AND CLK=39。 END PROCESS REG 。EVENT THEN