最新任意信號發(fā)生器設計dds-全文預覽
【正文】 弦波和標準方波、振幅鍵控(ASKAmplitude Shift Keying)、移頻鍵控(FSKFrequency Shift Keying)、移相鍵控(PSKPhase Shift Keying)、任意波，階梯遞增波等11種波形，并且頻率可調(diào)，其時序仿真結(jié)果如圖8所示：圖8圖6SOPC系統(tǒng)的開發(fā)。EDAQuartusII提供了一個完整的多平臺開發(fā)環(huán)境，它包含F(xiàn)PGA和CPLD整個設計階段的解決方案。END PROCESS。end if。tmp:=0。WHEN 63=q=255。WHEN 60=q=249。WHEN 57=q=233。WHEN 54=q=207。WHEN 51=q=174。WHEN 48=q=137。WHEN 45=q=99。WHEN 42=q=64。WHEN 39=q=34。WHEN 36=q=13。WHEN 33=q=1。WHEN 30=q=1。 WHEN 26=q=19。 WHEN 23=q=43。 WHEN 20=q=75。WHEN 17=q=112。WHEN 14=q=150。WHEN 11=q=186。WHEN 08=q=217。WHEN 05=q=239。WHEN 02=q=252。tmp:=tmp+1。tmp:=0。if en=39。139。clk39。INTEGER正弦波我沒有使用ROM定制的方法，因為前面試過使用ROM定制結(jié)果導致資源占用太大超出了芯片的容量。end if。end if。outdata=indata。pskin=39。039。and thenelsefull=39。139。andindata_buf=indata。outdata=outdata_buf。end process。end case。when others =outdata_buf=null。outdata_buf=10000000。outdata_buf=indata_buf。process(yin)—根據(jù)輸入的信號進行調(diào)制END PROCESS。END IF。q=0。 THENq=255。clk=39。PROCESS(clk,a)BEGINIF139。AND039。 THENt:INTEGER。當tmp為“11111110”時，a=1，下一時鐘到來時，進入tmp減狀態(tài)。q=tmp。END IF。tmp:=tmp1。039。tmp:=00000000。IFtmp:=tmp+1。tmp=11111110 THEN039。139。clk39。BEGINIF reset=39。三角波生成器PROCESS(clk,reset)VARIABLEcaseEND PROCESS P_DIV 。FOUT = 39。FOUT = 39。IF CNT2 = 39。BEGINIF FULL39。END IF。CNT8 := CNT8 + 1。ELSEEVENT AND CLK = 39。各波形發(fā)生器管腳其中，CLK為分頻后的時鐘信號輸入端，數(shù)控分頻器管腳其中，CLK為外部輸入時鐘，D[3..0]為數(shù)控分頻的計數(shù)值輸入端，F(xiàn)OUT為分頻頻率輸出。系統(tǒng)框架sanjiaobo為三角波發(fā)生器，其設計方法是以一個信號a控制，當a為0時，每一次時鐘信號出現(xiàn)上升沿，則給輸出信號加1，當a為1時，每一次時鐘信號出現(xiàn)上升沿，則給輸出信號減1，a由輸出信號的值控制，當輸出信號為全1時，給a置1，當輸出信號為0時，給a清0。采用GaAs工藝的DDS芯片工作頻率可達2GHz左右。當DDS的波形存儲器分別存放正弦和余弦函數(shù)表時，既可得到正交的兩路輸出。目前，大多數(shù)DDS的分辨率在1Hz數(shù)量級，許多小于1mHz甚至更小。時鐘頻率越高，轉(zhuǎn)換時間越短。但考慮到低通濾波器的特性和設計難度以及對輸出信號雜散的抑制，實際的輸出頻率帶寬仍能達到40%fs。因此改變步長就可以改變相位累加器的溢出時間，在時鐘不變的條件下就可改變輸出頻率。第1章目前EDA技術已在各大公司、企事業(yè)單位和科研教學部門廣泛使用。EDA技術的出現(xiàn)，極大地提高了電路設計的效率和可操作性，減輕了設計者的勞動強度。其中VHDL、Verilog論EDA技術就是以計算機為工具，設計者在EDA軟件平臺上，用硬件描述語言HDL完成設計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。多路選擇器模塊可調(diào)節(jié)占空比的方波(ASKAmplitude Shift Keying)(FSKFrequency Shift Keying)(PSKPhase Shift Keying)第4章 仿真與測試 QUARTUSII簡介核心程序分析設計思路置頂|錄緒DDS原理 DDS原理和結(jié)構(gòu) DDS的特點第2章 系統(tǒng)總體設計程序設計概要三角波生成
高考資料相關推薦
鄂ICP備17016276號-1