基于dds的波形發(fā)生器設(shè)計(jì)-全文預(yù)覽
【正文】 ata[5] = HZ / 100。 //將頻率分解讓數(shù)碼管顯示 display_data[1] = MHZ % 10。 TR0 = 1。 TH0 = 2000 / 256。 //LED數(shù)碼管的段碼/*******************************************函 數(shù)：延時(shí)函數(shù)，延時(shí)tms入口函數(shù)：無(wú)出口頻率：無(wú)********************************************/void delay1ms(uchar t){ uchar tt。 //按鍵的十位sbit key_power = P2^4。 //AD9850工作標(biāo)志位sbit W_SLK = P2^0。 //9850頻率和控制字,WRITE_DATA[5]為控制字，其他32位為頻率字uchar display_data[8]。本文主要給出串行寫入方式的C源程序以供讀者調(diào)試參考。為了詳細(xì)介紹 AD9850 的用法 ,這里重點(diǎn)給出本系統(tǒng)中A T89S52 單片機(jī)與 AD9850 芯片連接電路 ,如圖 4 所示 ,其中 R1 = 1 kΩ, R2 = 10kΩ, R3 = 1kΩ,單片機(jī)晶振選用12 MHz ,電容采用 30 p F 經(jīng)典值。 參考時(shí)鐘 微 控制器 相位累加器低通濾波 模數(shù)轉(zhuǎn)換器 波形轉(zhuǎn)換和算法Sin信號(hào)矩形波端口比較器 圖（2） 圖（3）3 硬件部分３．２硬件電路設(shè)計(jì)AD9850 控制字的寫入方式有串行和并行兩種。AD9850 有串行和并行兩種控制命令字寫入方式。在應(yīng)用中 ,工作方式選擇位設(shè)為00 ,因?yàn)?01 ,10 ,11 已經(jīng)預(yù)留作為工廠測(cè)試用。、176。在125MHz的時(shí)鐘下，；并具有5位相位控制位，而且允許相位按增量180176。AD9850采用32位的相位累加器將信號(hào)截?cái)喑?4位輸入到正弦查詢表，查詢表的輸出再被截?cái)喑?0位后輸入到DAC，DAC再輸出兩個(gè)互補(bǔ)的電流。范圍的一個(gè)相位點(diǎn)。每來(lái)一個(gè)外部參考時(shí)鐘，相位寄存器便以步長(zhǎng)M遞加。AD9850的引腳排列，圖2為其組成框圖。它的輸入是相位調(diào)制器輸出的高M(jìn)位（而并非全部N位）值，將其作為正弦ROM查找表的地址值；查詢表把輸入的地址相位信息映射成正弦波幅度信號(hào)；輸出送往DAC，轉(zhuǎn)化為模擬信號(hào)。通常也可在波形存貯器前面加一個(gè)相位調(diào)制器，使其具有相位調(diào)制的功能，為了防止頻率控制字、相位控制字改變時(shí)干擾相位累加器和相位調(diào)制器的正常工作，分別在這兩個(gè)模塊前面加入了兩組寄存器，從而靈活且穩(wěn)定地控制頻率字和相位字的輸入。在這里。DDS 由相位累加器和波形存儲(chǔ)器（即，ROM查詢表）構(gòu)成的數(shù)控振蕩器（NCO_ Numerically Controlled Oscillators）、數(shù)模轉(zhuǎn)換器（DAC）以及低通濾波器（LPF）三部分組成。因此，只要控制這個(gè)相位增量，就可以控制合成信號(hào)的頻率。為了分析簡(jiǎn)化起見(jiàn)，可令U=1，=0，這將不會(huì)影響對(duì)頻率的研究。同傳統(tǒng)的頻率合成技術(shù)相比，DDS技術(shù)具有極高的頻率分辨率、極快的變頻速度，變頻相位連續(xù)、相位噪聲低，易于功能擴(kuò)展和全數(shù)字化便于集成，容易實(shí)現(xiàn)對(duì)輸出信號(hào)的多種調(diào)制等優(yōu)點(diǎn)，滿足了現(xiàn)代電子系統(tǒng)的許多要求，因此得到了迅速的發(fā)展。在通信、雷達(dá)、導(dǎo)航、電子偵察、干擾與抗干擾等眾多領(lǐng)域都有應(yīng)用。 課 程 設(shè) 計(jì) 任 務(wù) 書4．主要參考文獻(xiàn)：,董燕,，2003年12期，2007年,趙興群,夏翎,，2001年06期,鄭珍,，2006年03期，1997年12期5．設(shè)計(jì)成果形式及要求：設(shè)計(jì)說(shuō)明書及相關(guān)電路圖6．工作計(jì)劃及進(jìn)度：12月 19日 ~ 12月 22日 了解設(shè)計(jì)題目及熟悉資料 12月 23日 ~ 12月 26日 確定各題目要求計(jì)算相關(guān)參數(shù)，確定具體設(shè)計(jì)方案12月 27日 ~ 1月 2日結(jié)合要求具體設(shè)計(jì)與仿真1月 3 日 ~ 1 月6日 整理課程設(shè)計(jì)說(shuō)明書，答辯或成績(jī)考核，系主任審查意見(jiàn)： 簽字： 年 月 日 目錄 1 DDS介紹 ………………………………………62 AD9850簡(jiǎn)介 ………………………………………11 ……………………………………………11 …………………………………12 ………………………………………133 硬件部分 ……………………………………13 …………………………………13 3. ２硬件電路設(shè)計(jì) ……………………………………144 軟件部分 …………………………………164．１軟件部分設(shè)計(jì) ………………………………………16 ………………………………………17５波形圖 ………………………………………266結(jié)束語(yǔ) ………………………………………29 7參考文獻(xiàn) ………………………………………30
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號(hào)-1