【正文】 將輸出電流。在 flash 編程時(shí)， P0 口也用來接收指令字節(jié)；在程序校驗(yàn)時(shí)，輸出指令字節(jié)。作為輸出口，每位能驅(qū)動 8個(gè) TTL邏輯電平。另外 ， STC89C52 可降至 0Hz 靜態(tài)邏輯操作，支持 2 種軟件可選擇節(jié)電模式。使用宏晶公司高密度非易失性存儲器技術(shù)制造，與工業(yè) 80C51 產(chǎn)品指令和引腳完全兼容。它 是系統(tǒng)的大腦。 總體設(shè)計(jì)框圖 本設(shè)計(jì)采用單片機(jī)為核心處理器，利用鍵 盤輸入信號的參數(shù)，控制 DDS 的AD9850 模塊產(chǎn)生信號，信號的參數(shù)在 LCD1602 上顯示，完成正弦信號和方波信號的輸出，用示波器輸出驗(yàn)證。 唐 山 學(xué) 院 畢 業(yè) 設(shè) 計(jì) 8 3 總體設(shè)計(jì)方案 系統(tǒng)設(shè)計(jì)原理 單片機(jī) STC89C52 是整個(gè)系統(tǒng)關(guān)鍵部分，通過對鍵盤進(jìn)行掃描讀入信號控制信息，經(jīng)轉(zhuǎn)換后輸出到 DDS 芯片模塊。 根據(jù)上述原理可以構(gòu)造一個(gè)不變量 K 為量化相位增量的量化序列： nKn ?)(? ?2,1,0?n （ 27） 然后完成從 )(n? 到另一個(gè)序列 )(nS 的映射，由 )(n? 構(gòu)造序列： )2c o s (2c o s)(2c o s)(cf n TKnKM nnS ???? ??? （ 28） 公式（ 28）是連續(xù)信號 )(tS 經(jīng)采樣頻率為 cf 采樣后的離散時(shí)間序列，根據(jù)采樣定理，當(dāng)21?? MKffc時(shí)， )(nS 經(jīng)過低通濾波器平滑后，可唯一恢復(fù)出 )(tS 。 fo 處的非諧波分量，幅值包絡(luò)為辛格函數(shù)。 相位 —幅度變換原理圖如下圖所示： D/A 轉(zhuǎn)換器 D/A 轉(zhuǎn)換器的作用是把合成的正弦波數(shù)字量轉(zhuǎn)換成模擬量。 波形存儲器 波形存儲器用相位累加器輸出的數(shù)據(jù)作為波形存儲器的取樣地址，進(jìn)行波形的相位一幅值轉(zhuǎn)換，即可在給定的時(shí)間上確定輸出的波形的抽樣幅值。 控制相位的加法器 此加法器通過改變相位控制字 P 可以控制輸出信號的相位參數(shù)。每來一個(gè)時(shí)鐘脈沖 fc，加法器將頻率控制字 K 與寄存器輸出的累加相 位數(shù)據(jù)相加，再把相加后的結(jié)果送至寄存器的數(shù)據(jù)輸入端。當(dāng) K=1 時(shí)， DDS 輸出最低頻率（也即頻率分辨率），為 fc/2n,而 DDS 的最大輸出頻率由 Nyquist 采樣定理決定，即 fc/2，也就是說 K 的最大值為2n 1。模擬輸出板的基本架構(gòu)是，將一個(gè)小型的 FIFO 存儲器連接到一個(gè) DAC 上。通過生成一個(gè)頻率表， 可以構(gòu)建復(fù)雜的頻率掃描信號和頻率跳變信號。 進(jìn)一步說，一個(gè)恒定的 Δ相位必將導(dǎo)致一個(gè)恒定正弦波頻率的輸出。經(jīng)過 360 次采樣后，將輸出正弦曲線的全部 360 度，或者確切地說是一個(gè)周期。相位累加器跟蹤輸出函數(shù)的電流相位。相位累加器在時(shí)鐘 fc 的控制下以步長 K 作累加，輸出的 N 位二進(jìn)制碼與相位控制字 P、波形控制字 W相加后作為波形 ROM 的地址，對波形 ROM 進(jìn)行尋址，波形 ROM 輸出 D 位的幅度碼 S(n)經(jīng) D/A 轉(zhuǎn)換器變成階梯波 S(t)，再經(jīng)過低通濾波器平滑后就可以得到合成的信號波形。與傳統(tǒng)的唐 山 學(xué) 院 畢 業(yè) 設(shè) 計(jì) 3 頻率合成器相比， DDS 具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時(shí)間等優(yōu)點(diǎn)，廣泛使用在電信與電子儀器領(lǐng)域，是實(shí)現(xiàn)設(shè)備全數(shù)字化的一個(gè)關(guān)鍵技術(shù) [1]。限于當(dāng)時(shí)的技術(shù)和器件產(chǎn)，它的性能指標(biāo)尚不能與已有的技術(shù)相比，故沒受到重視。 在各行各業(yè)的測試應(yīng)用中，信號源扮演著極為重要的作用。頻率控制寄存器可以串行或并行的方式裝載并寄存用戶輸入的頻率控制碼；而相位累加器根據(jù)頻率控制碼在每個(gè)時(shí)鐘周期內(nèi)進(jìn)行相位累加，得到一個(gè)相位值；正弦計(jì)算器則對該相位值計(jì)算數(shù)字化正弦波幅度（芯片一般通過查表得到）。隨著電子技術(shù)的發(fā)展 ,對信號源頻率的穩(wěn)定度、準(zhǔn)確度以及頻譜純度的要求越來越高。同時(shí)，隨著微電子技術(shù)的迅速發(fā)展，尤其是單片機(jī)技術(shù)的發(fā)展，智能儀器也有了新的進(jìn)展，功能更加完善，性能也更加可靠，智能程度也不斷提高直接數(shù)字式頻率合成技術(shù)的出現(xiàn)導(dǎo)致了頻率合成領(lǐng)域的一次重大革命。同時(shí)，對頻率合成器能耗、體積大小、重量等也有更高的規(guī)格要求。信號源是各種各樣的，包括正弦波信號源、函數(shù)發(fā)生器、脈沖發(fā)生器、掃描發(fā)生器、任意波形發(fā)生器、合成信號源等。 direct digital frequency synthesis。時(shí)鐘頻率給定后，輸出信號的頻率取決于頻率控制字，頻率分辨率取決于累加器位數(shù)，相位分辨率取決于 ROM 的地址線位數(shù)，幅度量化噪聲取決于 ROM 的數(shù)據(jù)位字長和 D/A 轉(zhuǎn)換器位數(shù)。 唐 山 學(xué) 院 畢 業(yè) 設(shè) 計(jì) 設(shè)計(jì)題目： 基于 DDS 技術(shù)的信號發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn) 系 別： 信息工程系 2020 年 6 月 10 日 基于 DDS 技術(shù)的信號發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn) 摘 要 DDS 是直接數(shù)字式頻率合成器（ Direct Digital Synthesizer）的英文縮寫。 DDS 是一種全數(shù)字化的頻率合成器，由相位累加器、波形 ROM、 D/A 轉(zhuǎn)換器和低通濾波器構(gòu)成。 關(guān)鍵詞： 單片機(jī) 直接數(shù)字頻率合成 AD9850 DDS Design and Implementation of the Signal Generator Based on DDS Technology Abstract DDS is Direct Digital frequency Synthesizer (Direct Digital Synthesizer) English abbreviations. Compared with the traditional frequency synthesizer, with low cost, DDS low power consumption, high resolution and fast converting speed time and so on, widely used in telemunications and electronic instruments field, is to realize equipment full digital a key technology. This design uses the single chip processor as the core, using a keyboard input signal parameters, control of DDS AD9850 module produce signals, the signal parameters in LCD1602 show that the plete sine signal and square wave signal output, the output with an oscilloscope validation. DDS is A full digital frequency synthesizer, by phase accumulators, waveform ROM, D/A converter and low pass filter position. The clock frequency after A given, the output depends on the frequency of the signal frequency control word, the frequency resolution depends on accumulators digits, phase resolution depends on the ROM address line digits, amplitude quantization noise depends on the ROM data A word length and D/A converter digits. And the frequency of the traditional method than the synthesis, DDS synthesis signal has a frequency switching frequency of short time, high resolution and continuous phase changes, and many other advantages. Using single chip microputer control of the flexible ability and high performance, high level of integration of the AD9850 bination, can overe the disadvantage of the traditional DDS design, to design the developed good performance of signal generator system. Key word: MCU。 參考文獻(xiàn) .......................................................................................................................... 28 附 錄 .............................................................................................................................. 29 外文 資料 .......................................................................................................................... 42 唐 山 學(xué) 院 畢 業(yè) 設(shè) 計(jì) 1 1 引言 在電子科技技術(shù)領(lǐng)域中，經(jīng)常要用一些信號作為測量基準(zhǔn)信號或輸入信號，也就是所謂的信號源。頻率轉(zhuǎn)換時(shí)間更是達(dá)到 ns 級，頻譜純度越來越高。隨著計(jì)算機(jī)、數(shù)字集成電路和微電子技術(shù)的發(fā)展，頻率合成技術(shù)有了新的突破 ,直接數(shù)字頻率合成技術(shù) (Direct Digital Synthesis DDS)，它是將先進(jìn)的數(shù)字信號處理理論與方法引入到信號合成領(lǐng)域的一項(xiàng)新技 術(shù)，它的出現(xiàn)為進(jìn)一步提高信號的頻率穩(wěn)定度提供了新的解決方法。 信號發(fā)生器是一種常用 的信號源 ,廣泛應(yīng)用于電子測量、自動控制和工程設(shè)計(jì)等領(lǐng)域。 唐 山 學(xué) 院 畢 業(yè) 設(shè) 計(jì) 2 2 DDS 概要 DDS 介紹 DDS 芯片中主要包括頻率控 制寄存器、高速相位累加器和正弦計(jì)算器三個(gè)部分（如 Q2220）。 DDS 的優(yōu)點(diǎn)： ，輸 出頻點(diǎn)多，可達(dá) 2 的 N 次方個(gè)頻點(diǎn) (N 為相位累加器位數(shù) )； ，可達(dá) us 量級； ； ； ，對參考頻率源的相位噪聲有改善作用； ； ，便于集成，體積小，重量輕。 DDS 結(jié)構(gòu) 1971 年，美國學(xué)者 “A Digital Frequency Synthesizer”文首次提出了以全數(shù)字技術(shù)，從相位概念出發(fā)直接合成所需波形的一種新組成原理。DDS 是直接數(shù)字式頻率合成器（ Direct Digital Synthesizer）的英文縮寫。 DDS 的原理框圖如下圖21 所示： 圖 21 DDS 原理框圖 其中 K 為頻率控制字、 P 為相位控制字、 W為波形控制字、 fc 為參考時(shí)鐘頻率，N 為相位累加器的字長， D 為 ROM 數(shù)據(jù)位及 D/A 轉(zhuǎn)換器的字長。 DDS 函數(shù)發(fā)生器 一個(gè)完整周期的函數(shù)波形被存儲在上面所示的存儲器查找表中。則波形的 0 號采樣樣本采得 0 度時(shí)刻的正弦波的幅度，而波形的 1 號采樣將采得 1 度時(shí)刻的正弦波的幅度，依次類推。如果采樣率保持恒定，上述較慢的正弦波的頻率將比較快的正弦波慢 10 倍。函數(shù)發(fā)生器按順序產(chǎn)生每累加器 加法器 加法器 ROM LPF D/A 參考符號 fc N 位 N 位 Sn St 頻率控制字 相位控制字 波形控制字 唐 山 學(xué) 院 畢 業(yè) 設(shè) 計(jì) 4 個(gè)定義的頻率段。 有些公司還提供許多其他利用 DAC 來產(chǎn)生模擬信號的模擬輸出產(chǎn)品。 DDS 方程為： f0= fc *K/2n， f0 為輸出頻率， fc 為時(shí)鐘頻率。 累加器 相位累加器由 N 位加法器與 N 位寄存器級聯(lián)構(gòu)成。當(dāng)相位累加器累加滿時(shí)就會產(chǎn)生一次溢出，完成一個(gè)周期性的動作。由于波形存儲器中的不同波形是分塊存儲的，所以當(dāng)波形控制字改變時(shí)，波形存儲器的輸入為改變相位后的地址與波形控制字 W（波形地址）之和，從而