fpga課程設計--基于vhdl的2fsk的信號發(fā)生器-全文預覽
【正文】 采樣 點峰值 M_CODE:BUFFER STD_LOGIC)。 0： FSK。 USE 。 圖 6 2FSK仿真 波形圖 下圖 36可以看出傳遞信號“ 1”的波形密度明顯比傳遞信號“ 0”的波形密度高。為得到一個純正弦波形，應在 DAC的輸出端加上一個低通濾波器，由于本 設計 僅觀察 FSK 信號，因此省去了低通濾波器。 具體的正弦信號產(chǎn)生器可以用狀態(tài)機來實 現(xiàn)。經(jīng) DAC 轉換后，可以在示波器上觀察到比較理想的波形。一個時鐘的頻率為120 kHz，此時正弦波產(chǎn)生器產(chǎn)生一個 kHz 的正弦波，代表數(shù)字信號 “0” ；另一個時鐘的頻率為 240 kHz，此時產(chǎn)生一個 kHz 的正弦波信號，代表數(shù)字信號 “1” 。 或門C L KD QC L KD QC L KD Q或非門異或門1 . 2 k H z時 鐘 信 號 圖 3 m序列產(chǎn)生器 m 序列產(chǎn)生器電路結構 （ 3）．跳變檢測 將跳變檢測引入正弦波的產(chǎn)生中，可以使每次基帶碼元上升沿或下降沿到來時，對應輸出波形位于正弦波形的 sin0 處。正因為這些特性，使得 m 序列產(chǎn)生器在通信領域得到 了廣泛的應用。對正弦信號每周 期取 100 個采樣點，因此要求能產(chǎn)生 3個時鐘信號： kHz(數(shù)據(jù)速率 )、 120 kHz(產(chǎn)生 kHz 正弦信號的輸入時鐘 )和 240 kHz(產(chǎn)生 kHz1f 2f )t(e0 )t(s 1221 f f f f )t(e0 s(t) 0 1 0 0 1 0 s(t) )t(e0 模擬 調頻器 正弦信號的輸入時鐘 )。 圖 1 2FSK產(chǎn)生方法 設計原理 及原理圖 由于 FSK 為模擬信號，而 FPGA 只能產(chǎn)生數(shù)字信號，因此需對正弦信號采樣并經(jīng)模數(shù)變換來得到所需的 FSK 信號。 2FSK 鍵控法則是利用受矩形脈沖序列控制的開關電路對兩個不同的獨立頻率源進行選通。 2FSK信號便是符號“ 1”對應于載頻 1f ，而符號“ 0”對應于載頻 2f （與 1f 不同的另一載頻）的已調波形，而且 1f 與 2f 之間的改變是瞬間完成的。設計采用FPGA 現(xiàn)場可編程技術 , 運用自頂向下的設計思想設計 2FSK 信號發(fā)生器 。 VHDL 在數(shù)字系統(tǒng)設計中占據(jù)了越來越重要的位置。此時可將數(shù)字信號進行調制， 2FSK 即為一種常用的數(shù)字調制方式。 《 FPGA 原理及應用》結課論文 題目 基于 VHDL的 2FSK的信號發(fā)生器 專業(yè)名稱 通信工程 班級學號 學生姓名 提交 時間 2020 年 12 月 13 日 設計題目： 基于 VHDL 的 2FSK 的信號發(fā)生器 一、設計實驗條件 Quartus II 開發(fā)環(huán)境 二、設計 目標 1. 通過練習，能夠較為熟練的運用 Quartus II 軟件， 同時對 VHDL語言掌握更加熟悉 ； 2. 基于 Quartus II 開發(fā)環(huán)境， 利用 VHDL硬件描述語言，自上而下地逐層完成相應的描述、綜合、優(yōu)化 、仿真與驗證，直到生成器件 2FSK信號發(fā)生器 ； 三、設計 報告 的內容 1. 前言（緒論） (設計的目的、意義等 ) 2. 設計 主體（ 原理、步驟、程序或原理圖 、 結果 等） 3. 對仿真結果進行分析 4. 參考 資料 一．前言 在通信領域中，為了傳送信息，一般都將原始的信號進行某種變換變成適合于通信傳輸?shù)男盘栃问?。例如，通過公共電話網(wǎng)絡傳輸數(shù)字信號時，由于電話網(wǎng)絡的帶寬為 4 kHz 以下，因此數(shù)字 信號不能直接在其上傳輸。 由于微電子技術的迅猛發(fā)展，使得 VHDL 的性能指標 ，例 如規(guī)模、功能、時間等性能 也 越來越好。故利用 FPGA 這一新的技術手段來研究 數(shù)字 調制技術 有重要的現(xiàn)實意義。數(shù)字頻移鍵控是用載波的頻率來傳送數(shù)字消息，即用所傳送的數(shù)字消息控制載波的頻率。模擬調頻法是利用一個矩形脈沖序列對一個載波進行調頻，是頻移鍵控通信方式早期采用的實現(xiàn)方法。圖中 )t(s 為代表信息的二進制矩形脈沖序列， )t(e0 即使 2FSK 信號。 分頻器2 : 1數(shù)據(jù)選擇器1 2 0 k H z2 4
環(huán)評公示相關推薦
鄂ICP備17016276號-1