【正文】 否具有調(diào)幅(AM)、調(diào)頻(FM)、調(diào)相(PM)等功能。：指的是輸出頻率在一定時(shí)間間隔內(nèi)和標(biāo)準(zhǔn)頻率偏差的數(shù)值，它分長期、短期和瞬時(shí)穩(wěn)定度三種。一般傳統(tǒng)的信號發(fā)生器采用諧振法，即用具有頻率選擇性的正反饋回路來產(chǎn)生正弦振蕩，獲得所需頻率信號，但難以產(chǎn)生大量的具有同一穩(wěn)定度和準(zhǔn)確度的不同頻率。目前用的最多的是查表法。但是鎖相頻率合成器也存在一些問題，以致難于滿足合成器多方面的性能要求，主要表現(xiàn)在高頻率分辨率與快速轉(zhuǎn)換頻率之間的矛盾。早在1932年DeBellescize提出的同步檢波理論中首次公布發(fā)表了對鎖相環(huán)路的描述。而這些足以抵消其所有優(yōu)點(diǎn)。直接頻率合成能實(shí)現(xiàn)快速頻率變換、幾乎任意高的頻率分辨力、低相位噪聲及很高的輸出頻率。所謂的頻率合成就是將一個高精度和高穩(wěn)定度的標(biāo)準(zhǔn)參考頻率，經(jīng)過混頻、倍頻與分頻等對它進(jìn)行加、減、乘、除的四則運(yùn)算，最終產(chǎn)生大量的具有同樣精確度和穩(wěn)定度的頻率源。如圖22為其工作流程圖。DDS(direct digital synthesizer)是在一組存儲器單元中按照信號波形數(shù)據(jù)點(diǎn)的輸出次序存儲了將要輸出波形的數(shù)據(jù)，在控制電路的協(xié)調(diào)控制下，以一定的速率，周而復(fù)始地將波形數(shù)據(jù)依次發(fā)送給D/A轉(zhuǎn)換器轉(zhuǎn)換成相應(yīng)的模擬信號。圖21可變時(shí)鐘計(jì)數(shù)器尋址的任意波形發(fā)生器圖中的計(jì)數(shù)器實(shí)際上是一個地址發(fā)生器，計(jì)數(shù)器的觸發(fā)時(shí)鐘脈沖由一個頻率可以控制的頻率發(fā)生器產(chǎn)生，通過改變頻率發(fā)生器的頻率設(shè)置值，實(shí)現(xiàn)調(diào)整計(jì)數(shù)器產(chǎn)生的地址變化速率，從而改變輸出的任意波形的頻率。但也存在一些問題，如波形輸出期間，微處理器因?yàn)槭チ丝偩€控制權(quán)，無法進(jìn)行其他操作。但數(shù)據(jù)輸出定時(shí)不準(zhǔn)確，會影響信號的頻率和相位。ROM的初始化文件設(shè)計(jì)，利用MegaWizard PlugIn Manager定制正弦信號數(shù)據(jù)ROM。波形操作方法的好壞，是由波形發(fā)生器控制軟件質(zhì)量保證的，編輯功能增加的越多，波形形成的操作性越好。這些新一代臺式儀器具有多種特性，可以執(zhí)行多種功能。由于VXI總線的逐漸成熟和對測量儀器的高要求，在很多領(lǐng)域需要使用VXI系統(tǒng)測量產(chǎn)生復(fù)雜的波形，VXI的系統(tǒng)資源提供了明顯的優(yōu)越性，但由于開發(fā)VXI模塊的周期長，而且需要專門的VXI機(jī)箱的配套使用，使得波形發(fā)生器VXI模塊僅限于航空、軍事及國防等大型領(lǐng)域。從而促進(jìn)了函數(shù)波形發(fā)生器向任意波形發(fā)生器的發(fā)展，各種計(jì)算機(jī)語言的飛速發(fā)展也對任意波形發(fā)生器軟件技術(shù)起到了推動作用。.近幾年來，國際上波形發(fā)生器技術(shù)發(fā)展主要體現(xiàn)在以下幾個方面：，輸出波形頻率的提高，使得波形發(fā)生器能應(yīng)用于越來越廣的領(lǐng)域。到了二十一世紀(jì)，隨著集成電路技術(shù)的高速發(fā)展，出現(xiàn)了多種工作頻率可過GHz的DDS芯片，同時(shí)也推動了函數(shù)波形發(fā)生器的發(fā)展。這時(shí)期的波形發(fā)生器多以軟件為主，實(shí)質(zhì)是采用微處理器對DAC的程序控制，就可以得到各種簡單的波形。在70年代前，信號發(fā)生器主要有兩類：正弦波和脈沖波，而函數(shù)發(fā)生器介于兩類之間，能夠提供正弦波、余弦波、方波、三角波、上弦波等幾種常用標(biāo)準(zhǔn)波形，產(chǎn)生其它波形時(shí)，需要采用較復(fù)雜的電路和機(jī)電結(jié)合的方法。傳統(tǒng)的信號發(fā)生器大多采用專用芯片或單片機(jī)或模擬電路，成本高或控制方式不靈活或波形種類較少等不能滿足要求。s economic and technological, the corresponding test equipment and test methods are also put forward higher requirements, and the signal generator has bee a vital test instrument.The article examines the several implementations of the function generator. And it has achieved the function generator which is pleted by direct digital frequency synthesis (DDS) technology . Through understanding the direct digital frequency synthesis (DDS) technology, this paper chose to the Altera Corporations’ FPGA chips as the core of design. The function generator which can produce sine, square wave, sawtooth wave was designed. It also used hardware description language Verilog HDL as development language. The paper described the design of the main module, such as direct digital synthesizer (DDS), waveform generation and modulation module. And the corresponding simulation results were also presented.At last, the simulation results of the whole system were presented, that is, sine, square, sawtooth waveform has been carried out. Experiments show that the function generator based on FPGA and direct digital frequency synthesis (DDS)technology has overcame the limitations of traditional methods and achieved a signal generator which can generate multiple waveforms and has facilitate FM, AM function.Keywords Function Genenrator Direct Digital Freguency Synthesizer FPGA Verilog HDL II 目 錄1緒論 1 1 1 1 2 22系統(tǒng)基本原理 4 4 4 DMA輸出方式 4 4 4 5 5 6 DDS原理 6 7 8 DDS頻率合成器優(yōu)缺點(diǎn) 8(FPGA) 9 FPGA簡介 9 FPGA特點(diǎn) 9 FPGA工作狀態(tài) 10 FPGA的編程技術(shù) 10 FPGA器件配置方式 11 11 Verilog HDL語言簡介 113系統(tǒng)軟件設(shè)計(jì) 13 13 Quartus II簡介 13 Quartus II設(shè)計(jì)流程 13 Quartus II系統(tǒng)工程設(shè)計(jì) 14 14 15 15 15 Diagram/Schematic File并添加模塊電路 16 Waveform File 16 17 18 FPGA系統(tǒng)設(shè)計(jì)流程 18 FPGA系統(tǒng)模塊設(shè)計(jì) 194系統(tǒng)模塊設(shè)計(jì)及仿真 21 21 DDS模塊設(shè)計(jì) 22 32位加法器 22 23 24 24 26 27 285系統(tǒng)調(diào)試 30 30 30結(jié)論 32致謝 33參考文獻(xiàn) 34附錄 35附錄1系統(tǒng)整體設(shè)計(jì)圖 35附錄2各模塊源程序 35徐州工程學(xué)院畢業(yè)設(shè)計(jì)(論文)1緒論函數(shù)信號發(fā)生器是各種測試和實(shí)驗(yàn)過程中不可缺少的工具，在通信、測量、雷達(dá)、控制、教學(xué)等領(lǐng)域應(yīng)用十分廣泛。文中詳細(xì)闡述了直接數(shù)字頻率合成（DDS）、波形產(chǎn)生以及調(diào)幅模塊的設(shè)計(jì)，并給出了相應(yīng)的仿真結(jié)果。徐州工程學(xué)院畢業(yè)設(shè)計(jì)(論文)圖書分類號：密 級：摘要函數(shù)信號發(fā)生器是各種測試和實(shí)驗(yàn)過程中不可缺少的工具，在通信、測量、雷達(dá)、控制、教學(xué)等領(lǐng)域應(yīng)用十分廣泛。在對直接數(shù)字頻率合成（DDS）技術(shù)充分了解后，本文選擇以Altera公司生產(chǎn)的FPGA芯片為核心，以硬件描述語言Verilog HDL為開發(fā)語言，設(shè)計(jì)實(shí)現(xiàn)了可以產(chǎn)生任意波形（以正弦波為例）和固定波形的（以方波和鋸齒波為例）的函數(shù)信號發(fā)生器。關(guān)鍵詞 函數(shù)信號發(fā)生器；直接數(shù)字頻率合成；現(xiàn)場可編程門陣列；Verilog HDLAbstractFunction Generator is an indispensable tool in a process of various tests and experiments. It is widely used in munication, measurement, radar, control, teaching and other fields. With the development of China39。隨著我國經(jīng)濟(jì)和科技的發(fā)展，對相應(yīng)的測試儀器和測試手段也提出了更高的要求，信號發(fā)生器己成為測試儀器中至關(guān)重要的一類，因此開發(fā)信號發(fā)生器具有重大意義。函數(shù)波形發(fā)生器具有連續(xù)的相位變換和頻率穩(wěn)定性等優(yōu)點(diǎn)，不僅可以模擬各種復(fù)雜信號，還可對頻率、幅值、相移、波形進(jìn)行動態(tài)及時(shí)的控制，并能夠與其它儀器進(jìn)行通訊，組成自動測試系統(tǒng)，因此被廣泛用于自動控制系統(tǒng)、振動激勵、通訊和儀器儀表領(lǐng)域。在70年代后，微處理器的出現(xiàn)，可以利用處理器、A/D和D/A，硬件和軟件使波形發(fā)生器的功能擴(kuò)大，產(chǎn)生更加復(fù)雜的波形。不久以后，Analogic公司推出了型號為Data2020的多波形合成器，Lecroy公司生產(chǎn)的型號為9100的任意波形發(fā)生器等。由上面的產(chǎn)品可以看出，函數(shù)波形發(fā)生器發(fā)展很快。同時(shí)可以利用一種強(qiáng)有力的數(shù)學(xué)方程輸入方式，復(fù)雜的波形可以由幾個比較簡單的公式復(fù)合成v=f(t)形式的波形方程的數(shù)學(xué)表達(dá)式產(chǎn)生。目前，波形發(fā)生器由獨(dú)立的臺式儀器和適用于個人計(jì)算機(jī)的插卡以及新近開發(fā)的VXI模塊。不過現(xiàn)在新的臺式儀器的形態(tài)，和幾年前的己有很大的不同。經(jīng)過將近30年的發(fā)展，伴隨著電子元器件、電路、及生產(chǎn)設(shè)備的高速化、高集成化，波形發(fā)生器的性能有了飛速的提高，其變得操作越來越簡單，而輸出波形的能力越來越強(qiáng)。利用硬件編程語言設(shè)計(jì)乘法器，實(shí)現(xiàn)波形的幅度調(diào)制功能。這種方式具有電路簡單、實(shí)現(xiàn)方便等特點(diǎn)。DMA方式輸出信號，可以大大提高信號的數(shù)據(jù)輸出速率。原理框圖如圖21所示。但其取樣時(shí)頻率較高，對硬件的要求也較高，而且常需多級分頻或采用高性能的鎖相環(huán)，其中分頻式的任意波形發(fā)生器頻率分辨率低，鎖相式的任意波形發(fā)生器頻率切換速度慢。更主要的是，可以將微處理器從信號輸出的負(fù)擔(dān)中解脫出來。頻率合成理論早在30年代就開始提出，迄今為止已有70年的發(fā)展歷史。它利用混頻器、倍頻器、分頻器與帶通濾波器來完成四則運(yùn)算。而且頻率范圍越寬，寄生分量也就越多。鎖相環(huán)路(PLL)是一個能夠跟蹤輸入信號相位的閉環(huán)自動控制系統(tǒng)。它在無線電技術(shù)的各個領(lǐng)域得到了很廣泛的應(yīng)用。這種技術(shù)是用數(shù)字計(jì)算機(jī)和數(shù)模變換器來產(chǎn)生信號，完成直接數(shù)字頻率合成的辦法或者是用計(jì)算機(jī)求解一個數(shù)字遞推關(guān)系式，或者是查閱表格上所存儲的波形值。信號源的一個重要指標(biāo)就是能輸出頻率準(zhǔn)確可調(diào)的所需信號。頻率合成器的主要指標(biāo)如下：(fmin~fmax)：指的是輸出的最小頻率和最大頻率之間的變化范圍。：頻譜純度以雜散分量和相位噪聲來衡量，雜散分量為諧波分量和非諧波分量兩種，主要由頻率合成過程中的非線性失真產(chǎn)生，相位噪聲是衡量輸出信號相位抖動大小的參數(shù)。從而使輸出結(jié)果每一個時(shí)鐘周期遞增K。DDS直接從“相位”的概念出發(fā)進(jìn)行頻率合成。這樣，相位累加器在每一個時(shí)鐘脈沖輸入時(shí)，把頻率控制字累加一次，相位累加器輸出的數(shù)據(jù)就是合成信號的相位，相位累加器的溢出頻率就是DDS輸出的信號頻率。相位累加器利用Nbit二進(jìn)制加法器的溢出特性來模擬理想正弦波的相位周期。因DDS輸出信號是對正弦波的抽樣合成的，所以應(yīng)滿足Niqust定理要求，即，也就是要求，根據(jù)頻譜性能要求，一般取。再由D/A完成數(shù)字抽樣信號到連續(xù)時(shí)域信號的轉(zhuǎn)換，D/A輸出的臺階信號再經(jīng)低通濾波器平滑可以得到精確的連續(xù)正弦信號波形。低通濾波器用于濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號。當(dāng)然隨著技術(shù)的發(fā)展，這些問題正在逐步得到解決。已有研究在對DDS輸出的頻譜做了大量的分析后，總結(jié)出了誤差的領(lǐng)域分布規(guī)律建立了誤差模型，在分析DDS頻譜特性的基礎(chǔ)上又提出了一些降低雜散功率的方法。FPGA采用了邏輯單元數(shù)組 LCA(Logic Cell Array)這樣一個新概念，內(nèi)部包括可配置邏輯模塊CLB(Configurable Logic Block)、輸出/輸入模塊IOB(InputBlock.、OutputBlock)和內(nèi)部聯(lián)機(jī)(Interconnect)三個部分，如圖26所示。通過編程可將I/O引腳設(shè)置成輸入、輸出和雙向等不同的功能，I/OB分布在芯片的四周。FPGA具有靜態(tài)可重復(fù)編程和動態(tài)在線系統(tǒng)重構(gòu)的特性，使得硬件功能可以像軟件一樣通過編程來修改。CycloneII系列FPGA主要由輸入輸出單元IOE、掩埋數(shù)組EAB、邏輯數(shù)組LAB及內(nèi)部聯(lián)機(jī)組成。Altera公司FPGA器件CycloneII系列的組成主要包括：(l)邏輯數(shù)組，由多個邏輯數(shù)組塊(Logi