【正文】 偏移量為0的基址尋址。寄存器間接尋址指令舉例如下：LDR R1,[R2] 。當(dāng)?shù)?個(gè)操作數(shù)是寄存器移位方式時(shí)，第2個(gè)寄存器操作數(shù)在與第1個(gè)操作數(shù)結(jié)合之前，選擇進(jìn)行移位操作。將R1的值減去R2的值，結(jié)果保存到R0：立即尋址指令中的操作碼字段后面的地址碼部分即是操作數(shù)本身，也就是說，數(shù)據(jù)就包含在指令當(dāng)中，取出指令也就取出了可以立即使用的操作數(shù)(這樣的數(shù)稱為立即數(shù))。ARM處理器尋址方式：尋址方式是根據(jù)指令中給出的地址碼字段來實(shí)現(xiàn)尋找真實(shí)操作數(shù)地址的方式。所有寄存器：通用寄存器和程序計(jì)數(shù)器(R0~R15)、狀態(tài)寄存器[CPSR、SPSR(usr和sys模式時(shí)不含)]。中斷(irq)：用于通用中斷處理；IRQ異常響應(yīng)時(shí)進(jìn)入此模式。兩個(gè)狀態(tài)之間的切換并不影響處理器模式或寄存器內(nèi)容。a。例：與存儲模式無關(guān)的：unsigned long a=0x12345678。cache：為什么采用高速緩存：微處理器的時(shí)鐘頻率比內(nèi)存速度提高快得多，高速緩存可以提高內(nèi)存的平均性能。RISC：較少，通常少于100；沒有較長執(zhí)行時(shí)間的指令；編碼長度固定，通常為4個(gè)字節(jié)；簡單尋址；只能對寄存器進(jìn)行算術(shù)和邏輯操作，Load/Store體系結(jié)構(gòu)；采用優(yōu)化編譯技術(shù)，生成高效的目標(biāo)代碼程序。嵌入式處理器分類：微控制器：偏重程序流程控制，響應(yīng)速度；微處理器：偏重運(yùn)算功能，數(shù)據(jù)流較大；嵌入式：偏重?cái)?shù)字信號處理功能；片上系統(tǒng)：集成度高，可編程模擬電路，可重用IP軟核。 } }} S3C2410A能夠接收56個(gè)中斷請求，但只有32個(gè)中斷信號（引腳。 //第8位輸出為高電平 第9位輸出低電平 for(i=0。 //延時(shí) rGPGCON = rGPGCON amp。 //延時(shí) flag = 1。 0xeff | 0x200。i++)。 Target_Init()。(5)中斷返回，恢復(fù)現(xiàn)場。(4)中斷處理。根據(jù)發(fā)生的中斷類型，進(jìn)入IRQ模式或FIQ模式。端口：在接口電路中通常包含若干個(gè)寄存器，數(shù)據(jù)傳送時(shí)，不同的信息送入不同的寄存器，能夠用IN/OUT指令對其進(jìn)行讀/寫操作的寄存器稱為端口寄存器，簡稱“端口”端口分類：數(shù)據(jù)端口、狀態(tài)端口和控制端口與配置I/O口相關(guān)的寄存器包括：端口控制寄存器（GPACON－GPHCON）端口數(shù)據(jù)寄存器（GPADAT－GPHDAT）端口上拉寄存器（GPBUP－GPHUP）雜項(xiàng)控制寄存器外部中斷控制寄存器（EXTINTN）ARM系統(tǒng)包括兩類中斷：一是IRQ中斷，一是FIQ中斷。 //聲明add為外部函數(shù)void main(){ int a=1,b=2,c。調(diào)用C函數(shù)addC程序調(diào)用匯編子程序的方法為：首先在匯編程序中使用EXPORT偽指令聲明被調(diào)用的子程序，表示該子程序?qū)⒃谄渌募斜徽{(diào)用；然后在C程序中使用extern關(guān)鍵字聲明要調(diào)用的匯編子程序?yàn)橥獠亢瘮?shù)。結(jié)果為浮點(diǎn)數(shù)時(shí)，通過浮點(diǎn)運(yùn)算部件的寄存器F0、D0或S0返回 匯編程序調(diào)用C程序的方法為：首先在匯編程序中使用IMPORT偽指令事先聲明將要調(diào)用的C語言函數(shù)；然后通過BL指令來調(diào)用C函數(shù)。寄存器r15稱為程序計(jì)數(shù)器，記作PC。寄存器r12用于保存堆棧指針SP，當(dāng)子程序返回時(shí)使用該寄存器出棧，記作IP。ARM體系結(jié)構(gòu)支持7種處理器模式。而且，寄存器讀也移到譯碼段。ARM9TDMI也有協(xié)處理器接口，允許在芯片增加浮點(diǎn)、數(shù)字信號處理或其他專用的協(xié)處理器。AMBA包括以下三類總線：先進(jìn)高性能總線AHB先進(jìn)系統(tǒng)總線ASB先進(jìn)外圍總線APBARM7TDMI名字原義如下：ARM7 ARM6 32位整數(shù)核的3V兼容的版本；T 16位壓縮指令集Thumb。ARM9體系結(jié)構(gòu)的5級流水線5級流水線把存儲器的取指與數(shù)據(jù)存取分開，增加了ICache和DCache以提高存儲器存取的效率，增加了數(shù)據(jù)寫回的專門通路和寄存器，以減少數(shù)據(jù)通路沖突。所以有些嵌入式操作系統(tǒng)的內(nèi)核明確分成兩層，上層一般稱為“內(nèi)核”，而低層則稱為“硬件抽象層”，即BSP。仿真器調(diào)試方式是在微處理器的內(nèi)部嵌入額外的控制模塊。嵌入式系統(tǒng)的調(diào)試方法：1．源程序模擬器方式 2．監(jiān)控器方式 3．仿真器方式源程序模擬器(Simulator)是在PC機(jī)上，通過軟件手段模擬執(zhí)行為某種嵌入式處理器編寫的源程序的測試工具。它結(jié)合了許多功能區(qū)塊，將功能做在一個(gè)芯片上，ARM RISC、MIPS RISC、DSP或是其他的微處理器核心，加上通信的接口單元交叉開發(fā)環(huán)境:是指實(shí)現(xiàn)編譯、鏈接和調(diào)試應(yīng)用程序代碼的環(huán)境與運(yùn)行應(yīng)用程序的環(huán)境不同，它分散在有通信連接的宿主機(jī)與目標(biāo)機(jī)環(huán)境之中。 實(shí)時(shí)系統(tǒng)的分類:根據(jù)響應(yīng)時(shí)間可分為3種類型： 1．強(qiáng)實(shí)時(shí)系統(tǒng) 2．弱實(shí)時(shí)系統(tǒng) 3．一般實(shí)時(shí)系統(tǒng)根據(jù)確定性可分為2種類型： 1．硬實(shí)時(shí)系統(tǒng) 2．軟實(shí)時(shí)系統(tǒng)實(shí)時(shí)操作系統(tǒng)(RTOS)是具有實(shí)時(shí)性且能支持實(shí)時(shí)控制系統(tǒng)工作的操作系統(tǒng)。嵌入式系統(tǒng)的定義:在系統(tǒng)中有些計(jì)算機(jī)是作為某個(gè)專用系統(tǒng)中的一個(gè)部件而存在的，像這樣“嵌入”到更大、專用的系統(tǒng)中的計(jì)算機(jī)系統(tǒng)，稱之為“嵌入式計(jì)算機(jī)”、“嵌入式計(jì)算機(jī)系統(tǒng)”或“嵌入使系統(tǒng)”。從輸入到輸出的滯后時(shí)間必須足夠小到一個(gè)可以接受的時(shí)限內(nèi)。SoC就是System on Chip，SoC是一種基于IP（Intellectual Property）核嵌入式系統(tǒng)設(shè)計(jì)技術(shù)。目標(biāo)機(jī)(Target) 可以是嵌入式應(yīng)用軟件的實(shí)際運(yùn)行環(huán)境，也可以是能替代實(shí)際環(huán)境的仿真系統(tǒng)。宿主機(jī)通過調(diào)試器與目標(biāo)機(jī)的監(jiān)控器建立通信連接，它們相互間的通信遵循遠(yuǎn)程調(diào)試協(xié)議。BSP（板級支持包）由于嵌入式系統(tǒng)中采用微處理器／微控制器的多樣性，嵌入式操作系統(tǒng)的可移植性顯得更加重要。 ARM7 體系結(jié)構(gòu)的3級流水線:采用了3級流水線，分為取指，譯碼和執(zhí)行。AMBA事實(shí)上已成為片上總線OCB(On Chip Bus)標(biāo)準(zhǔn)。用專門硬件來直接完成ARM與Thumb指令的譯碼。在ARM9流水線設(shè)計(jì)中，增加專用流水段用于存儲器訪問和將結(jié)果寫回到寄存器組。ARM處理器支持下列數(shù)據(jù)類型：Byte 字節(jié), 8位