最新嵌入式系統(tǒng)原理與設(shè)計知識點整理-全文預(yù)覽
【正文】 與定時器S3C2410/2440時鐘分類①FCLK CPU核時鐘 主頻②HCLK AHB總線 Advanced HighPerformance Bus 高性能總線 存儲控制器 LCD控制器 DMA控制器 USB等③PCLK APB總線 Advanced Peripheral Bus 低頻總線 WATCHDOG I2C UART PWM定時器... Ⅰ）上電 PLL沒有啟動 FCLK=Fin Ⅱ）系統(tǒng)穩(wěn)定 引導(dǎo)程序開始執(zhí)行，可以在引導(dǎo)程序開始啟動MPLL，經(jīng)過一段時間（LockTime），MPLL輸出穩(wěn)定，CPU工作在FCLK下：晶振頻率：Fin=12MHZ—PLL—倍頻→FCLKPCLK8位預(yù)分頻器0定時器01/21/41/81/16TCLK08位預(yù)分頻器11/21/41/81/16TCLK1定時器1定時器2定時器4定時器3Tout0Tout1Tout2Tout3Tout4(0~255)TCLK0，TCLK1外部時鐘源定時器工作時鐘WTCON[2]PCLK8位預(yù)分頻器01/161/321/641/128WTCNT減1計數(shù)WTDAT復(fù)位信號發(fā)生器RESET中斷信號WTCON[15：8]WTCON[4：3]WTCON[5]啟動看門狗1：啟動 0：不啟動WTCON[0]是否發(fā)出復(fù)位信號1：發(fā)出 0：不發(fā)喂狗：定時設(shè)置WTCNT的值使其不為0，防止系統(tǒng)重啟TCMPBnTCNTBn比較TCMPnTCNTnTCDNTCNTOn減1計數(shù)當前比較值當前計數(shù)值控制定時器比較值初值計數(shù)值初值獲取當前計數(shù)值①工作流程 1）設(shè)置TCMPBn和TCNTBn （決定占空比） 2）將TCMPBn和TCNTBn傳遞給TCMPn和TCNTn（手動），啟動定時操作，TCNTn減1計數(shù)，當前計數(shù)值可通過TCNTOn讀出 3）當TCNTn=TCMPn輸出端Toutn反轉(zhuǎn)，TCNTn繼續(xù)減1計數(shù) 4）當TCNTn減到0時，Toutn再次發(fā)生反轉(zhuǎn)，并觸發(fā)定時器中斷 5）dangTCNTn=0時，如果TCON寄存器蔣定時期n設(shè)為“自動加載”，那么TCMPBn和TCNTBn的值被自動載入，TCMPn和TCNTn中，下一輪計數(shù)開啟 （自動加載不包括第一次）第五章 同步異步收發(fā)器（UART）：起始位+數(shù)據(jù)位+校驗位+停止位起始位：1位 數(shù)據(jù)位：5，6，7，8校驗位：可選奇校驗（“1”校驗），偶校驗（“0”校驗） 停止位：1或者2位發(fā)送“101”SDASCL101SACKP：當I2C總線處于空閑狀態(tài)，兩個或多個設(shè)備同時發(fā)出起始條件，究竟誰獲得總線，需要仲裁。5）A發(fā)送完所有數(shù)據(jù)后，發(fā)終止條件。二、幀的傳輸0 1 0 0 0 0 0 1 0 1 1空閑空閑幀12V3V0V3V12V起始位字節(jié)最低位字節(jié)最高位LSBMSB76543210起始位：1位數(shù)據(jù)位：7位校驗位：偶校驗終止位：2位1）.平時數(shù)據(jù)線處于“空閑狀態(tài)”（“1”狀態(tài)）2）.當要發(fā)送數(shù)據(jù)時，UART改變TxD數(shù)據(jù)線狀態(tài)（變?yōu)椤?”狀態(tài)），并維持一位時間，這樣接收方在檢測到開始位后，3）.UART一幀中可以有5，6，7或8位數(shù)據(jù)，發(fā)送方一位一位發(fā)送，首先發(fā)送字節(jié)最低位LSB4）.如果使用校驗功能，UART在發(fā)送完數(shù)據(jù)后正要發(fā)送1個校驗位5）.最后發(fā)送停止位，數(shù)據(jù)線恢復(fù)“空閑”狀態(tài)（“1”狀態(tài)）——設(shè)置波特率UBRDIVn=(int)(UART clock/baud rate/16)1UART clock 40MHZ，115200bps UBRDIVn ？UBRDIVn=(int)(10000000HZ/115200/16)1=(int)=20baud rate=UART clock/(UBRDIVn*16)UBRDIVn——分頻系數(shù)：設(shè)置輸出格式65 31 020~1——數(shù)據(jù)位長度2——停止位長度3~5——校驗?zāi)Ｊ?——工作模式 0：正常模式 1：紅外模式第六章 IIC總線SDA 串行數(shù)據(jù)線SCL 串行時鐘線處理器2410/2440器件1器件2A → B發(fā)送器接收器主機發(fā)送器狀態(tài)IIC控制器IICADD該寄存器設(shè)置器件的地址（A→B）主機（主設(shè)備）：負責生成SCL時鐘，同時負責發(fā)出其實信號S和終止信號
外語相關(guān)推薦
鄂ICP備17016276號-1