【正文】 全通網(wǎng)絡(luò)進(jìn)行相位校正，這同樣會 大大增加濾波器的階數(shù)。(4) 有源濾波器造價是 無源濾波器的 3 倍以上，技術(shù)相對不太成熟，且維護(hù)成本高；無源濾波器造價相 對較低，技術(shù)較成熟，安裝后基本免維護(hù)。其區(qū)別主要體現(xiàn)在以下幾個方面：(1) 有源濾波器是電子的，無源濾波器是機(jī)械的。鎖存器通過鎖存信號控制，不鎖存數(shù)據(jù)時，輸出端的信號隨輸入信號變化，就像信號通過緩沖器一樣，一旦鎖存信號起鎖存作用，則數(shù)據(jù)被鎖住，輸入信號不起作用。由于觸發(fā)器內(nèi)有記憶功能，因此利用觸發(fā)器可以方便地構(gòu)成寄存器。鎖存器：一位觸發(fā)器只能傳送或存儲一位數(shù)據(jù)，而在實際工作中往往希望一次傳送或存儲多位數(shù)據(jù)。除非特別說明，一般電路都是采用正邏輯 對于 RS232C 的數(shù)據(jù)線，邏輯 1(MARK)=3V～15V ；邏輯 0(SPACE)=+3～＋15V，因此對應(yīng)的 TTL 邏輯為負(fù)邏輯。正邏輯：用高電平表示邏輯 1，用低電平表示邏輯 0。這是 輸出變量有兩個，分別用 Y 和 Z 表示。下圖以波形形式來描 述 D 觸發(fā)器的功能：4用傳輸門和倒向器組成的邊沿 D 觸發(fā)器如下圖： 4畫狀態(tài)機(jī)，接受 5 分錢的賣報機(jī)，每份報紙 5 分錢。Latchup狀態(tài)下器件在電源與地之間形成短路，造成大電流、EOS（電過載）和器件損壞。在整體硅的CMOS管下，不同極性攙雜的區(qū)域間都會構(gòu)成PN結(jié)，而兩個靠近的反方向的PN結(jié)就構(gòu)成了一個雙極型的晶體三極管。 （三）按集成度高低分類 小規(guī)模集成電路、中規(guī)模集成電路、大規(guī)模集成電路和超大規(guī)模集成電路（四）按導(dǎo)電類型不同分類 雙極型集成電路和單極型集成電路。layout，流片，量產(chǎn)。解決方法主要有：(1)降低系統(tǒng)時鐘；(2)用反應(yīng)更快的 FF；(3)引入同步機(jī)制，防止亞穩(wěn)態(tài)傳播；(4)改善時鐘質(zhì)量，用邊沿變化快速的時鐘信號；(5)使用工藝好、時鐘周期裕量大的器件3集成電路前端設(shè)計流程，寫出相關(guān)的工具。則用一個二選一 mux和一個 inv 實現(xiàn)異或的電路如下圖所示：3給了 reg 的 Setup 和 Hold 時間，求中間組合邏輯的 Delay 范圍假設(shè)時鐘周期為Tclk ，reg 的 Setup 和 Hold 時間分別記為 Setup 和 Hold。 鎖相環(huán)在工作的過程中，當(dāng)輸出信號的頻率與輸入信號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環(huán)名稱的由來鎖相環(huán)通常由鑒相器（PD）、環(huán)路濾波器（LF）和壓控振蕩器（VCO）三部 分組成。2A/D 電路組成、工作原理A/D 電路由取樣、量化和編碼三部分組成，由于模擬信號在時間上是連續(xù)信 號而數(shù)字信號在時間上是離散信號，因此 A/D 轉(zhuǎn)換的第一步就是要按照奈奎斯 特采樣定律對模擬信號進(jìn)行采樣。答：下圖是用 CMOS 反相器構(gòu)成的施密特電路：因此回差電壓為：2LC 正弦波振蕩器有哪幾種三點(diǎn)式振蕩電路，分別畫出其原理圖。同理柵壓為0時，P 管 源級的輸出電壓范圍為VDD到｜Vth｜，因此不宜用P管傳遞低電平。這叫閾值損失。N 管傳遞低電平，P 管傳遞高電平。當(dāng) RCT 時，給出輸入電壓波形圖，繪制兩種電路 的輸出波形圖。第二級是共源放大電路，以N溝道管T8為放大管，漏極帶有源負(fù)載，因此也具有很強(qiáng)的電壓放大能力。廣泛采用差分結(jié)構(gòu)的原因是差分結(jié)構(gòu)可以抑制溫度漂移現(xiàn)象。 共射放大電路既能放大電流又能放大電壓，輸入電阻在三種電路中居中，輸出電阻較大，頻帶較窄共基放大電路只能放大電壓不能放大電流，輸入電阻小，電壓放大倍數(shù)和輸出電阻與共射放大電路相當(dāng)，頻率特性是三種接法中最好的電路?？梢允褂秒娙菪Ｕ?、RC 校正分別對相頻特性和幅頻特性進(jìn)行修改。放大電路的頻率響應(yīng)可以用幅頻特性曲線和相頻特性曲線來描述，如果一個 放大電路的幅頻特性曲線是一條平行于 x 軸的直線(或在關(guān)心的頻率范圍內(nèi)平行 于 x 軸)，而相頻特性曲線是一條通過原點(diǎn)的直線(或在關(guān)心的頻率范圍是條通過 原點(diǎn)的直線)，那么該頻率響應(yīng)就是穩(wěn)定的 改變頻率響應(yīng)的方法主要有：(1) 改變放大電路的元器件參數(shù)；(2) 引入新的 元器件來改善現(xiàn)有放大電路的頻率響應(yīng)；(3) 在原有放大電路上串聯(lián)新的放大電 路構(gòu)成多級放大電路。輸入特性是指三極管輸入回路中，加在基極和發(fā)射極的電壓VBE 與 由它所產(chǎn)生的基極電流 I B 之間的關(guān)系。在單片機(jī)的電源引 腳跟地引腳之間接上一個 的電容會有所改善。另外還要注意的地方是，如果使用片內(nèi) ROM 的話(大部分情況下如此，現(xiàn)在 已經(jīng)很少有用外部擴(kuò) ROM 的了)，一定要將 EA 引腳拉高，否則會出現(xiàn)程序亂跑 的情況。接下來就是檢查復(fù)位引腳電壓 是否正常。換言之，頻帶、空中接口協(xié)議和功能可通過軟件 下載和更新來升級，而不用完全更換硬件。(3) USB：USB，是英文 Universal Serial BUS（通用串行總線）的縮寫，而其 中文簡稱為“通串線，是一個外部總線標(biāo)準(zhǔn)，用于規(guī)范電腦與外部設(shè)備的連接和 通訊。1名詞解釋：IRQ、BIOS、USB、VHDL、SDR。 SSRAM 的所有訪問都在時鐘的上升/下降沿啟動。頻率補(bǔ)償?shù)姆椒梢苑譃槌把a(bǔ)償和滯后補(bǔ)償，主要是通過接入一些阻容元件來改變放大電路的開環(huán)增益在高頻段的相頻特性，目前使用最多的就是鎖相環(huán)有源濾波器和無源濾波器的區(qū)別無源濾波器：這種電路主要有無源元件 R、L 和 C 組成；有源濾波器：集成運(yùn)放和 R、C 組成，具有不用電感、體積小、重量輕等優(yōu)點(diǎn)。正反饋可以形成振蕩，適合振蕩電路和波形發(fā)生電路。(6) 請畫出微機(jī)接口電路中，典型的輸入設(shè)備與微機(jī)接口邏輯示意圖(數(shù)據(jù)接口、控制接口、鎖存器/緩沖器)典型輸入設(shè)備與微機(jī)接口的邏輯示意圖如下：你所知道的可編程邏輯器件有哪些？答：ROM(只讀存儲器)、PLA(可編程邏輯陣列)、FPLA(現(xiàn)場可編程邏輯陣列)、PAL(可編程陣列邏輯)GAL(通用陣列邏輯)，EPLD(可擦除的可編程邏輯器件)、 FPGA(現(xiàn)場可編程門陣列)、CPLD(復(fù)雜可編程邏輯器件)等 ，其中 ROM、FPLA、 PAL、GAL、EPLD 是出現(xiàn)較早的可編程邏輯器件，而 FPGA 和 CPLD 是當(dāng)今最 流行的兩類可編程邏輯器件。(7) 你知道那些常用邏輯電平？TTL 與 COMS 電平可以直接互連嗎？答：常用的電平標(biāo)準(zhǔn)，低速的有 RS23RS48RS42TTL、CMOS、LVTTL、LVCMOS、ECL、ECL、LVPECL 等，高速的有 LVDS、GTL、PGTL、 CML、HSTL、SSTL 等。在硬件上，要用 OC 門來實現(xiàn)(漏極或者集電極開路)，為了防止因灌電流過大而燒壞 OC 門,應(yīng)在 OC 門輸出端接一上拉電阻(線或則是下拉電阻)。由于競爭而在電路輸出端可能產(chǎn)生尖峰脈沖或毛刺的現(xiàn)象叫冒險。如不滿足 Setup Time，這個數(shù)據(jù)就不能被這一時鐘打入觸發(fā)器，只有在下一個時鐘上升沿到來時，數(shù)據(jù)才能被打入 觸發(fā)器。 硬件工程師面試題集（DSP，嵌入式系統(tǒng)，電子線路，通訊，微電子，半導(dǎo)體）下面是一些基本的數(shù)字電路知識問題，請簡要回答之。輸入數(shù)據(jù)信號應(yīng)提前時鐘上升沿(如上升沿有效)T 時間到達(dá)芯片，這個T就是建立時間通常所說的 SetupTime。(2) 什么是競爭與冒險現(xiàn)象？怎樣判斷？如何消除？答：在組合邏輯電路中，由于門電路的輸入信號經(jīng)過的通路不盡相同，所產(chǎn)生的延時也就會不同，從而導(dǎo)致到達(dá)該門的時間不一致，我們把這種現(xiàn)象叫做競爭。(3) 請畫出用 D 觸發(fā)器實現(xiàn) 2 倍分頻的邏輯電路答：把 D 觸發(fā)器的輸出端加非門接到 D 端即可，如下圖所示：(4) 什么是線與邏輯，要實現(xiàn)它，在硬件特性上有什么具體要求？ 答：線與邏輯是兩個或多個輸出信號相連可以實現(xiàn)與的功能。異步電路具有下列優(yōu)點(diǎn)：無時鐘歪斜問題、 低電源消耗、平均效能而非最差效能、模塊性、可組合和可復(fù)用性。但是需要注意有時候負(fù)載效應(yīng)可能 引起電路工作不正常，因為有些 TTL 電路需要下一級的輸入阻抗作為負(fù)載才能 正常工作。注意問題如下：(1)原理圖設(shè)計階段 注意適當(dāng)加入旁路電容與去耦電容；注意適當(dāng)加入測試點(diǎn)和 0 歐電阻以方便調(diào)試時測試用；注意適當(dāng)加入 0 歐電阻、電感和磁珠以實現(xiàn)抗干擾和阻抗匹配；(2)PCB 設(shè)計階段自己設(shè)計的元器件封裝要特別注意以防止板打出來后元器件無法焊接；FM 部分走線要盡量短而粗，電源和地線也要盡可能粗；旁路電容、晶振要盡量靠近芯片對應(yīng)管腳；注意美觀與使用方便；(3)投板說明自己需要的工藝以及對制板的要求；(4)元器件焊接防止出現(xiàn)芯片焊錯位置，管腳不對應(yīng)；防止出現(xiàn)虛焊、漏焊、搭焊等；(5)模塊化調(diào)試先調(diào)試電源模塊，然后調(diào)試控制模塊，然后再調(diào)試其它模塊；上電時動作要迅速，發(fā)現(xiàn)不會出現(xiàn)短路時在徹底接通電源；調(diào)試一個模塊時適當(dāng)隔離其它模塊；各模塊的技術(shù)指標(biāo)一定要大于客戶的要求；(6)整機(jī)調(diào)試如提高靈敏度等問題基爾霍夫定理KCL：電路中的任意節(jié)點(diǎn)，任意時刻流入該節(jié)點(diǎn)的電流等于流出該節(jié)點(diǎn)的電流（KVL同理）描述反饋電路的概念，列舉他們的應(yīng)用反饋是將放大器輸出信號(電壓或電流)的一部分或全部，回收到放大器輸入端與輸入信號進(jìn)行比較(相加或相減)，并用比較所得的有效輸入信號去控制輸出，負(fù)反饋可以用來穩(wěn)定輸出信號或者增益，也可以擴(kuò)展通頻帶，特別適合于自動控制系統(tǒng)。然