基于fpga的數(shù)據(jù)采集系統(tǒng)電路設(shè)計(jì)-全文預(yù)覽
【正文】 ALE=39。039。039。) THEN next_state = st3。OE=39。START=39。039。139。 next_state = st1。LOCK=39。 COM: PROCESS(current_state,EOC) BEGIN 規(guī)定各狀態(tài)轉(zhuǎn)換方式 CASE current_state IS WHEN st0=ALE=39。模擬信號(hào)進(jìn)入通道IN0；當(dāng)ADDA=39。 轉(zhuǎn)換后數(shù)據(jù)輸出鎖存時(shí)鐘信號(hào) BEGINADDA = 39。ARCHITECTURE behav OF ADCINT ISTYPE states IS (st0, st1, st2, st3,st4) 。 數(shù)據(jù)輸出3態(tài)控制信號(hào)ADDA : OUT STD_LOGIC。 狀態(tài)機(jī)工作時(shí)鐘EOC : IN STD_LOGIC。ADCINT的VHDL源程序：LIBRARY IEEE。end process。 if temp2=1249 then clk2=not clk2。process(clk)10kHZbegin if clk39。temp1=0。event and clk=39。 architecture behave of clk_b is signal clk1,clk2: std_logic。 use 。由于自身水平有限，設(shè)計(jì)中難免存在一些不足之處，敬請(qǐng)各位老師批評(píng)指正。第三，RAM8采用8位，針對(duì)輸出平坦度不夠的問題，可以通過軟硬件修正的方法來解決，可以擴(kuò)充ROM的容量。其放大電路和濾波電路用的芯片是TL082，其放大倍數(shù)合適，低通濾波性能較好，輸出波形較為平滑。將線性電源模塊、數(shù)據(jù)采集模塊、FPGA模塊、數(shù)據(jù)輸出模塊及按鍵控制模塊連接好，時(shí)鐘頻率由系統(tǒng)時(shí)鐘信號(hào)輸入電路提供，然后通過JTAG下載模式在線將生成的配置文件寫入芯片中，： 程序下載通過反復(fù)調(diào)試、修改、功能驗(yàn)證確認(rèn)無誤后，用示波器探頭接DAC0832輸出端。： 時(shí)鐘控制，圖中D為8位數(shù)據(jù)輸入，CLK為系統(tǒng)時(shí)鐘輸入信號(hào)頻率，由系統(tǒng)時(shí)鐘信號(hào)輸入電路控制。把示波器接到DAC0832的輸出端就能看到波形。系統(tǒng)PCB圖見附錄一。[8]： TL082內(nèi)部結(jié)構(gòu)和引腳排列TL082為8引腳雙列直插式封裝，各引腳含義如下：（1）Output 1——輸出1；（2）Inverting input 1——反向輸入1；（3）Noninverting input 1——正向輸入1；（4）Vcc——電源12V；（5）Noninverting input 2——正向輸入2；（6）Inverting input 2——反向輸入2；（7）Output 2——輸出2；（8）Vcc+——電源+12V。VCC：電源輸入端，范圍為+5V～+15V。IOUT2：電流輸出端2，其值與IOUT1值之和為一常數(shù)。VREF：基準(zhǔn)電壓輸入線，范圍為10V～+10V。： DAC0832內(nèi)部邏輯結(jié)構(gòu)：CS：片選信號(hào)輸入線（選通數(shù)據(jù)鎖存器），低電平有效。1LSB。它因?yàn)閮r(jià)格低廉、接口簡(jiǎn)單、轉(zhuǎn)換控制容易等優(yōu)點(diǎn)，而得到了廣泛的應(yīng)用[7]。當(dāng)OE=1時(shí)，輸出轉(zhuǎn)換得來的數(shù)據(jù)；否則，輸出數(shù)據(jù)線呈高阻態(tài)。ABC：地址輸入線。VREF（＋）：參考電壓正端。EOC：轉(zhuǎn)換結(jié)束信號(hào)輸出引腳，開始轉(zhuǎn)換時(shí)為低電平，當(dāng)轉(zhuǎn)換結(jié)束時(shí)為高電平。，約15mW。+5V電源供電。系統(tǒng)用的時(shí)鐘為500KHz，所以ADC0809的轉(zhuǎn)換時(shí)間為128us[6]。：PCB圖見附錄一。因此我采用了濾波電容、防自激電容、LED燈及固定式三端穩(wěn)壓器LM790LM7812和LM7912等器件搭建成能產(chǎn)生精度高、穩(wěn)定度好的直流輸出電壓的線性電源電路。 Quartus II簡(jiǎn)介由Altera提供的FPGA開發(fā)集成環(huán)境―Quartus II，因?yàn)槠溥\(yùn)行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點(diǎn)，迅速占領(lǐng)了市場(chǎng)[5]。它提高了百分之六十的性能和降低了一半的功耗，而低成本和優(yōu)化特征使它為各種各樣的汽車、消費(fèi)、通訊、視頻處理、測(cè)試與測(cè)量、和其他最終市場(chǎng)提供理想的解決方案[3]。用FPGA做一些協(xié)議實(shí)現(xiàn)和邏輯控制，如果協(xié)議理解錯(cuò)誤或者邏輯需要更改，不需要?jiǎng)覲CB。 EDA技術(shù)一般包括以下內(nèi)容：；；；[2]。即常常需要將模擬量轉(zhuǎn)換成數(shù)字量，簡(jiǎn)稱為AD轉(zhuǎn)換，完成這種轉(zhuǎn)換的電路稱為模數(shù)轉(zhuǎn)換器，簡(jiǎn)稱ADC。【關(guān)鍵詞】FPGA；Quartus II；VHDL；數(shù)據(jù)采集目錄第一章 緒論 3 引言 3 EDA簡(jiǎn)介 3 FPGA簡(jiǎn)介 3 VHDL語言簡(jiǎn)介 3 Quartus II簡(jiǎn)介 4 數(shù)據(jù)采集技術(shù)簡(jiǎn)介 4第二章 總體設(shè)計(jì) 4 硬件設(shè)計(jì) 4 線性電源模塊 4 數(shù)據(jù)采集模塊 6 數(shù)據(jù)輸出模塊 8 按鍵控制模塊 10 軟件設(shè)計(jì) 11 ADCINT設(shè)計(jì) 11 CNT10B設(shè)計(jì) 12 RAM8設(shè)計(jì) 12 12 13第三章 系統(tǒng)軟硬件調(diào)試 14結(jié)論 15致謝 15參考文獻(xiàn) 15英文翻譯 17附錄一 線性電源、FPGA外圍電路和FPGA最小系統(tǒng)連接口PCB 18
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1