基于cpld的出租車計(jì)費(fèi)系統(tǒng)設(shè)計(jì)畢業(yè)設(shè)計(jì)論文-全文預(yù)覽
【正文】 sif stop=39。039。 t_state:=t1。 else t_state:=t0。039。event and clk=39。begin if reset=39。end times。 start:in std_logic。 加載庫文件use 。 end if。 else t:=t+1。 有客上車但車速為0，即剛上車還未起步 elsif t=kinside then t:=0。 if stop=39。 else s_state:=s0。039。event and clk=39。 if reset=39。 第四檔 when101=kinside:=12。 停止?fàn)顟B(tài)或空檔 when001=kinside:=28。 枚舉類型； variable s_state:state_type。 sp :in std_logic_vector(2 downto 0)。entity speed is port( 定義輸入輸出端口 clk :in std_logic。在系統(tǒng)設(shè)計(jì)過程中，我也遇到了較多的困難，我十分感謝我的朋友和老師給與我的幫助和支持，使我能順利完成本系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)。并且，CPLD器件的成本越來越低,這些都說明可編程器件已成為現(xiàn)在及未來很長一段時(shí)間的主流，用它來實(shí)現(xiàn)的出租車計(jì)費(fèi)器省去很多外圍電路，穩(wěn)定，簡單有效，將來必然可以設(shè)計(jì)出更多更強(qiáng)大的功能，提高產(chǎn)品競爭力。該數(shù)字實(shí)現(xiàn)系統(tǒng)分成兩部分，一是FPGA的下載板，它主要包括所使用的芯片、RS232接頭、接腳轉(zhuǎn)換插槽等；另一部分是I/O實(shí)驗(yàn)板，它主要包括顯示、脈沖輸出等。 圖54 計(jì)時(shí)模塊仿真波形圖 計(jì)費(fèi)模塊仿真 計(jì)費(fèi)模塊的仿真波形圖如圖55所示。 圖52 速度模塊仿真波形圖 計(jì)程模塊的仿真波形如圖53所示。圖43 自動(dòng)清零電路 QuartusⅡ軟件介紹QuartusⅡ是Altera公司自行設(shè)計(jì)的一個(gè)完全集成化、易學(xué)易用的可編程邏輯設(shè)計(jì)環(huán)境，它提供了完全集成且與電路結(jié)構(gòu)無關(guān)的開發(fā)包環(huán)境，具有數(shù)字邏輯設(shè)計(jì)的全部特性，包括：可利用原理圖、結(jié)構(gòu)框圖、VerilogHDL、AHDL和VHDL完成電路描述，并將其保存為設(shè)計(jì)實(shí)體文件；芯片(電路)平面布局連線編輯；LogicLock增量設(shè)計(jì)方法，用戶可建立并優(yōu)化系統(tǒng)，然后添加對(duì)原始系統(tǒng)的性能影響較小或無影響的后續(xù)模塊；功能強(qiáng)大的邏輯綜合工具；完備的電路功能仿真與時(shí)序邏輯仿真工具；定時(shí)/時(shí)序分析與關(guān)鍵路徑延時(shí)分析；可使用SignalTapⅡ邏輯分析工具進(jìn)行嵌入式的邏輯分析；支持軟件源文件的添加和創(chuàng)建，并將它們連接起來生成編程文件；使用組合編譯方法可一次完成整體設(shè)計(jì)流程；自動(dòng)定位編譯錯(cuò)誤；高效的期間編程與驗(yàn)證工具；可讀入標(biāo)準(zhǔn)的EDIF網(wǎng)表文件、VHDL網(wǎng)表文件、和Verilog網(wǎng)表文件；能生成第三方EDA軟件使用的VHDL網(wǎng)表文件和Verilog網(wǎng)表文件；對(duì)電路整體進(jìn)行仿真，得出如下仿真波形圖51。VHDL語言的特殊性，不能在一個(gè)結(jié)構(gòu)中用兩個(gè)不同的動(dòng)作使其賦值。另外兩路開關(guān)，其中一路用于啟動(dòng)指示和啟動(dòng)/停止輸出信號(hào)給CPLD芯片的I/O口。電源又ADDC開關(guān)電源供電。Kmmoney2用于判斷timecount和clkout的值，當(dāng)其為1時(shí)，總費(fèi)用加1。當(dāng)記錄距離達(dá)到3km后，enable信號(hào)為1，開始進(jìn)行每公里收費(fèi)。通過對(duì)sp信號(hào)的判斷，當(dāng)sp=0，開始記錄時(shí)間。通過對(duì)clkout信號(hào)的計(jì)數(shù)，可以計(jì)算行駛的距離kmcount。 速度模塊速度模塊首先根據(jù)start信號(hào)判斷是否開始計(jì)費(fèi)，然后根據(jù)輸入的速度檔位sp的判斷，確定行駛100m所需要的時(shí)鐘數(shù)，每前進(jìn)100m，輸出一個(gè)clkout信號(hào)。一個(gè)timecount脈沖相當(dāng)于等待的時(shí)間達(dá)到了時(shí)間計(jì)費(fèi)的長度。計(jì)時(shí)模塊：在汽車啟動(dòng)后，當(dāng)遇到顧客等人或紅燈時(shí)，出租車采用計(jì)時(shí)收費(fèi)的方式。其他寄存器和計(jì)數(shù)器等繼續(xù)保持為0。計(jì)費(fèi)標(biāo)準(zhǔn)為起步3元，當(dāng)計(jì)費(fèi)達(dá)到20元后，每公里加收50%的車費(fèi)。除此之外，VHDL并不十分關(guān)心一個(gè)具體邏輯依靠何種方式實(shí)現(xiàn)，而是把開發(fā)者的精力集中到邏輯所實(shí)現(xiàn)的功能上。PLD的總體結(jié)構(gòu)（以MAX7000為例，其他型號(hào)的結(jié)構(gòu)與此都非常相似見圖21）:圖21 CPLD基本結(jié)構(gòu) CPLD的特點(diǎn) CPLD具有編程靈活、集成度高、設(shè)計(jì)開發(fā)周期短、適用范圍寬、開發(fā)工具先進(jìn)、設(shè)計(jì)制造成本低、對(duì)設(shè)計(jì)者的硬件經(jīng)驗(yàn)要求低、標(biāo)準(zhǔn)產(chǎn)品無需測試、保密性強(qiáng)、價(jià)格大眾化等特點(diǎn)，可實(shí)現(xiàn)較大規(guī)模的電路設(shè)計(jì)，因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn)(一般在10,000件以下)之中。[7] CPLD的結(jié)構(gòu)與特點(diǎn) CPLD主要是由可編程邏輯宏單元圍繞中心的可編程互連矩陣單元組成。、VHDL介紹 CPLD現(xiàn)狀及發(fā)展20世紀(jì)70年代，最早的可編程邏輯器件——PLD誕生了。利用VHDL(VeryHighSpeed Integrated Circuit HardwareDescription Language)語言設(shè)計(jì)出來的出租車計(jì)費(fèi)器系統(tǒng)將實(shí)現(xiàn)計(jì)程模塊、計(jì)時(shí)模塊以及動(dòng)態(tài)掃描模塊等設(shè)計(jì)方法與技巧。近年來，各大城市都在對(duì)出租車價(jià)格進(jìn)行調(diào)整，由于數(shù)量太多，很多城市的調(diào)價(jià)甚至需要一個(gè)月時(shí)間才能完成，經(jīng)常會(huì)同一時(shí)間出現(xiàn)幾個(gè)價(jià)格，有的城市出租車上還會(huì)出現(xiàn)司機(jī)人工計(jì)價(jià)的尷尬情形。用更加精良的計(jì)價(jià)器來為乘客提供更加方便快捷的服務(wù)。大規(guī)模集成電路的發(fā)展又產(chǎn)生了第三代計(jì)價(jià)器，也就是全電子化的計(jì)價(jià)器。可以說，早期的計(jì)價(jià)器就是個(gè)里程表。關(guān)鍵字:CPLD,VHDL,出租車計(jì)費(fèi)器Abstract:In order to reduce design cost taxi billing system, accounting standard, this paper introduces a CPLD chip taxi meter design method, described the research significance and application value。本文主要應(yīng)用可編程邏輯芯片 EPM7128S為核心控制，附加一定外電路組成出租車計(jì)費(fèi)器系統(tǒng)，使用具有移植性強(qiáng)的特點(diǎn)，便于升級(jí)及可重復(fù)使用的VHDL語言進(jìn)行設(shè)計(jì)。傳統(tǒng)的出租車計(jì)費(fèi)器大多是由單片機(jī)實(shí)現(xiàn)的，出租車計(jì)價(jià)器在最初使用時(shí)具備的主要功能是根據(jù)行駛里程計(jì)價(jià)，要求精度高，可靠性好。此時(shí)它在計(jì)程的同時(shí)還可完成計(jì)價(jià)的工作。而在出租車行業(yè)中解決這一矛盾的最好方法就是改良計(jì)價(jià)器。社會(huì)的發(fā)展對(duì)傳統(tǒng)的出租車計(jì)費(fèi)器提出了更高的要求[2]。其最突出的地方表現(xiàn)在最具現(xiàn)代電子設(shè)計(jì)技術(shù)特征的功能是日益強(qiáng)大的邏輯設(shè)計(jì)仿真測試技術(shù)。再將數(shù)據(jù)傳輸?shù)接?jì)費(fèi)模塊，通過多種條件判定，最后確定輸出值，然后相加確定最后的費(fèi)用，并顯示出來。目前應(yīng)用已深入網(wǎng)絡(luò)、儀器儀表、汽車電子、數(shù)控機(jī)
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1