fpga課程設(shè)計(jì)--基于vhdl的2fsk的信號(hào)發(fā)生器-全文預(yù)覽
【正文】 S。EVENT AND CLK240 = 39。 END IF。 計(jì)數(shù)滿(mǎn)時(shí)計(jì)數(shù)回復(fù)初值 CLK240=NOT CLK240。 m序列BEGINPROCESS(CLOCK) 分頻為240KHz的CLK240信號(hào) BEGIN IF (CLOCK39。 記錄50個(gè)狀態(tài) SIGNAL COUNT: INTEGER RANGE 1 TO 10。 正弦波的采樣點(diǎn)峰值 M_CODE:BUFFER STD_LOGIC)。 0：FSK。USE 。圖6 2FSK仿真波形圖下圖36可以看出傳遞信號(hào)“1”的波形密度明顯比傳遞信號(hào)“0”的波形密度高。為得到一個(gè)純正弦波形，應(yīng)在DAC的輸出端加上一個(gè)低通濾波器，由于本設(shè)計(jì)僅觀(guān)察FSK信號(hào)，因此省去了低通濾波器。具體的正弦信號(hào)產(chǎn)生器可以用狀態(tài)機(jī)來(lái)實(shí)現(xiàn)。經(jīng)DAC轉(zhuǎn)換后，可以在示波器上觀(guān)察到比較理想的波形。一個(gè)時(shí)鐘的頻率為120 kHz， kHz的正弦波，代表數(shù)字信號(hào)“0”；另一個(gè)時(shí)鐘的頻率為240 kHz， kHz的正弦波信號(hào)，代表數(shù)字信號(hào)“1”。圖3 m序列產(chǎn)生器m序列產(chǎn)生器電路結(jié)構(gòu)（3）．跳變檢測(cè)將跳變檢測(cè)引入正弦波的產(chǎn)生中，可以使每次基帶碼元上升沿或下降沿到來(lái)時(shí)，對(duì)應(yīng)輸出波形位于正弦波形的sin0處。正因?yàn)檫@些特性，使得m序列產(chǎn)生器在通信領(lǐng)域得到了廣泛的應(yīng)用。對(duì)正弦信號(hào)每周期取100個(gè)采樣點(diǎn)，因此要求能產(chǎn)生3個(gè)時(shí)鐘信號(hào)： kHz(數(shù)據(jù)速率)、120 kHz( kHz正弦信號(hào)的輸入時(shí)鐘)和240 kHz( kHz正弦信號(hào)的輸入時(shí)鐘)。s(t) 模擬調(diào)頻器 s(t) 0 1 0 0 1 0圖1 2FSK產(chǎn)生方法設(shè)計(jì)原理及原理圖由于FSK為模擬信號(hào)，而FPGA只能產(chǎn)生數(shù)字信號(hào)，因此需對(duì)正弦信號(hào)采樣并經(jīng)模數(shù)變換來(lái)得到所需的FSK信號(hào)。2FSK鍵控法則是利用受矩形脈沖序列控制的開(kāi)關(guān)電路對(duì)兩個(gè)不同的獨(dú)立頻率源進(jìn)行選通。2FSK信號(hào)便是符號(hào)“1”對(duì)應(yīng)于載頻，而符號(hào)“0”對(duì)應(yīng)于載頻（與不同的另一載頻）的已調(diào)波形，而且與之間的改變是瞬間完成的。設(shè)計(jì)采用FPGA現(xiàn)場(chǎng)可編程技術(shù), 運(yùn)用自頂向下的設(shè)計(jì)思想設(shè)計(jì)2FSK信號(hào)發(fā)生器。VHDL在數(shù)字系統(tǒng)設(shè)計(jì)中占據(jù)了越來(lái)越重要的位置。此時(shí)可將數(shù)字信號(hào)進(jìn)行調(diào)制，2FSK即為一種常用的數(shù)字調(diào)制方式。《FPGA原理及應(yīng)用》結(jié)課論文題目基于VHDL的2FSK的信號(hào)發(fā)生器 專(zhuān)業(yè)名稱(chēng)通信工程班級(jí)學(xué)號(hào)學(xué)生姓名提交時(shí)間2012年12月13日 設(shè)計(jì)題目：基于VHDL的2FSK的信號(hào)發(fā)生器一、設(shè)計(jì)實(shí)驗(yàn)條件Quartus II開(kāi)發(fā)環(huán)境二、設(shè)計(jì)目標(biāo)1. 通過(guò)練習(xí)，能夠較為熟練的運(yùn)用Quartus II軟件，同時(shí)對(duì)VHDL語(yǔ)言掌握更加熟悉；2. 基于Quartus II開(kāi)發(fā)環(huán)境，利用VHDL硬件描述語(yǔ)言，自上而下地逐層完成相應(yīng)的描述、綜合、優(yōu)化、仿真與驗(yàn)證，直到生成器件2FSK信號(hào)發(fā)生器；三、設(shè)計(jì)報(bào)告的內(nèi)容1. 前言（緒論）(設(shè)計(jì)的目的、意義等)2. 設(shè)計(jì)主體（原理、步驟、程序或原理圖、結(jié)果等）3. 對(duì)仿真結(jié)果進(jìn)行分析4. 參考資料一．前言在通信領(lǐng)域中，為了傳送信息，一般都將原始的信號(hào)進(jìn)行某種變換變成適合于通信傳輸?shù)男盘?hào)形式。例如，通過(guò)公共電話(huà)網(wǎng)絡(luò)傳輸數(shù)字信號(hào)時(shí)，由于電話(huà)網(wǎng)絡(luò)的帶寬為4 kHz以下，因此數(shù)字信號(hào)不能直接在其上傳輸。由于微電子技術(shù)的迅猛發(fā)展，使得VHDL的性能指標(biāo)，例如規(guī)模、功能、時(shí)間等性能也越來(lái)越好。故利用FPGA 這一新的技術(shù)手段來(lái)研究數(shù)字調(diào)制技術(shù)有重要的現(xiàn)實(shí)意義。數(shù)字頻移鍵控是用載波的頻率來(lái)傳送數(shù)字消息，即用所傳送的數(shù)字消息控制載波的頻率。模擬調(diào)頻法是利用一個(gè)矩形脈沖序列對(duì)一個(gè)載波進(jìn)行調(diào)頻，是頻移鍵控通信方式早期采用的實(shí)現(xiàn)方法。圖中為
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1