【正文】 可以顯示待測信號的頻率和相位差。為了兼顧 MCU計算的方便和時標信號獲得的方便，我們采用的是 sT ? ? ，即 MHzf 100 ? 的時鐘脈沖作為時標信號 。的要求。 1個字。 根據(jù)設計要求，輸入信號頻率范圍是 20HZ— 20KHZ， 相位測量絕對誤差≤ 2176。由于送到 LED 數(shù)碼管顯示的數(shù)據(jù)有頻率和相位差兩種，所以應設置一個按鍵開關，以便實現(xiàn)顯示內(nèi)容的切換。實際上， DSEL 和 FEN 是 MCU發(fā)給 FPGA 的控制信號，設置情況如下： a. DSEL=0 且 FEN=1 時， MCU 從 FPGA 中讀取 19 位的周期數(shù)據(jù)。 對于待測信號頻率 Hzf 20? 而言， 1N 對應取最大值，因為 Hzf 20? 時，周期 msT 50? ，在 50ms 內(nèi)對 0T 計數(shù)，計數(shù)值為 5 0 0 0 0 ?? smsN ?，然而， 262144218 ? ，524288219 ? ，所以有 1918 2500 00 02 ?? （ 28） 故 FPGA 的二進制數(shù)據(jù)位的位數(shù)應為 19 位。設時標信號頻率為 0f ，時標信號周期為 0T ，對信號 A二分頻后的信號的高電平寬度就是信號周期 T，以此高電平寬度作為控制信號來控制計數(shù)器在時間T內(nèi)對 0f 進行計數(shù)，則有 TfN ?01 / （ 24） 則被測信號的頻率為： 10 //1 NfTf ?? （ 25） 上式中 ， 1N 是計數(shù)器的計數(shù)值，當 0f 一定時，它的大小表示信號頻率的大小。 （ 1） FPGA 的工作情況 待測信號 1和待測信號 2經(jīng)整形電路整形后，變?yōu)閮蓚€矩形波 ，令它們?yōu)?A、B。 XX 大學本科生畢業(yè)設計 基于 FPGA 和 MCU的相位測量儀的設計 8 圖 24 主程序流程圖 圖 25 SUB1流程圖 以 MCU 和 FPGA 相結合的實現(xiàn)方案 系統(tǒng)主要由現(xiàn)場可編程門陣列 FPGA 和 MCU 組成， 其原理框圖 如圖 26所示。鍵盤處理實際上就是一個 按鍵 1S 切換顯示不同的內(nèi)容，即顯示頻率或相位差 [5]。在引腳 的信號高電平期間 CPU 讀數(shù)據(jù)一次，標志位 用于保證在 =1 期間只讀一次數(shù)據(jù)。 （ 3） 若 GATE=1，則由 iTR 和 iTNI 引腳的外部信號混合控制定時器 /計數(shù)器的啟動和停止。 MCU 芯片內(nèi)部的硬件定時器 /計數(shù)器有 3個特點：定時器 /計數(shù)器可以與 CPU 并行工作；定時器 /計數(shù) 器可以采用中斷方式與系統(tǒng)協(xié)調工作；定時器 /計數(shù)器可以由軟件或硬件控制啟動或停止。 （ 1） 直接測頻率的方法測信號頻率 用定時器 /計數(shù)器 1T 對外部事件計數(shù)，并讓定時器 /計數(shù)器 0T 定時 1s，只 有在這 1s 內(nèi) 1T 啟動對外部事件（即信號 Ⅰ ）計數(shù)， 1T 的計數(shù)值就是待測信號的頻率。 以 MCU 為核心的實現(xiàn)方案 以單片機為核心 的相位測量儀的原理框圖如圖 21所示 。 時間的測量方法有很多種，而本設計關于相位測量儀的技術指標要求會影響到我們對方案的選擇。 不妨令兩個同頻率的正弦信號為)s in ()( )s in ()( 0222 0111 ?? ?? ?? ?? tAtA tAtA mm， 則相位差02020201 )()( ??????? ?????? tt ， 由此可以看出，相位差在數(shù)值上等于初相位之差， θ 是一個角度。 ，分辨率為 176。 XX 大學本科生畢業(yè)設計 基于 FPGA 和 MCU的相位測量儀的設計 3 課題設計任務 設計一個低頻數(shù)字式相位測量儀， 要具有頻率測量和 數(shù)字顯示功能，并且要求 能 提高測量、顯示精度和系統(tǒng)穩(wěn)定性，使顯示結果更加精確。這些接口性能的發(fā)展體現(xiàn)在高速的 I/O能力、程序運行監(jiān)控能力、信號實時處理能力等。 FPGA 是 20世紀 90 年代發(fā)展起來的大規(guī)?？删幊踢壿嬈骷S著 EDA（ 電子設計自動化 ） 技術和微電子技術的進步， FPGA 在超高速、 實時測控方面有非常廣闊的應用前景；并且 FPGA 具有高集成度、高可靠性， 幾乎可將整個設計系統(tǒng)下載于同一芯片中，從而大大縮小了電路的體積 [2]。再由鑒相脈沖 來控制計數(shù)器的關停，即用 高頻時鐘脈沖去填充兩個信號的相位差，從而實現(xiàn)相位差的測量。 國內(nèi)外發(fā)展動態(tài) 經(jīng)過幾十年，特別是近十幾年的建設與發(fā)展，我國儀器儀表行業(yè)已經(jīng)初步形成產(chǎn)品門類品種比較齊全，具有一定生產(chǎn)規(guī)模和開發(fā)能力的產(chǎn)業(yè)體系，成為亞洲除日本以外第二大儀器儀表生產(chǎn)國。首先，相位差信號依附于電壓、電流信號中，如何剔除電壓、電流、頻率變化對相位差測量的影響是相位差測量中很重要的一個方面；其次相位差是一個比較量，測量兩路信號之間的相位差不僅需要保證兩路信號的頻率相同，而且要排除由于兩路信號的幅值等其它因素不一致而對測量造成的影響。 對相位測量的要求也逐步向高精度、高智能化方向發(fā)展 。 該設計包括系統(tǒng)設計的理論分析，系統(tǒng)結構設計及硬件實現(xiàn)，最終驗證了該測量系統(tǒng)的可行性和有效性。 本文首先論述了相位測量技術的國內(nèi)外發(fā)展概況，并根據(jù)現(xiàn)狀設計了此相位測量系統(tǒng)。 關鍵詞 : 數(shù)字式 相位測量儀 單片機 FPGA 設計方案 II Abstract Along with the social and historical progress, phase measurement technology is widely used in national defense, scientific research, production and other fields, on the phase measurement requirements are also gradually to high precision, high intelligent direction, in the range of low frequency digital phase measurement instrument, because of its high precision measurement resolution and highly intelligent, intuitive characteristics have been more and more widely applied. This text first discusses the phase measuring technology development in domestic and international, and according to the present situation designs the phase measuring system. The design includes system design theory analysis, system structure design and hardware realization, finally verified the feasibility and validity of the system. The bination of MCU and FPGA is adopted in the design .It has the features of FPGA high operating speed, abundant resources and convenient programming. And the use of MCU’s strong operation and control function, which makes the whole system modularized, the hardware circuit is simple and the operation is convenient. The paper mainly introduces the designs of the demonstration, hardware and software, the hardware circuits and main software program are given in detail. III Keywords: Digital phase measuring instrument MCU FPGA Design strategy IV 目 錄 摘 要 .................................................. I Abstract ............................................... II 1 緒 論 ............................................... 1 課題背景及研究意義 ........................................... 1 國內(nèi)外發(fā)展動態(tài) ............................................... 1 課題設計任務 ................................................. 3 2 設計方案論證 ......................................... 4 以 MCU 為核心的實現(xiàn)方案 ....................................... 4 以 MCU 和 FPGA 相結合的實現(xiàn)方案 ................................ 8 兩個設計方案的比較 .......................................... 11 3 系統(tǒng)硬件設計 ........................................ 13 輸入模塊設計 ................................................ 13 基于 FPGA 的數(shù)據(jù)采集模塊設計 ................................. 14 基于 MCU 的數(shù)據(jù)處理模塊設計 .................................. 16 顯示模塊設計 ................................................ 20 4 系統(tǒng)軟件設計 ........................................ 20 FPGA 的 Verilog HDL 程序設計 .................................. 20 MCU 的匯編語言程序設計 ....................................... 24 5 系統(tǒng)設計總結 ........................................ 29 致 謝 ................................................ 30 [參考文獻 ] ............................................. 31 V 附錄 1 .................................................. 32 附錄 2 .................................................. 33 XX 大學本科生畢業(yè)設計 基于 FPGA 和 MCU的相位測量儀的設計 1 1 緒 論 課題背景及研究意義 隨著社會和歷史的不斷進步， 科學技術突飛猛進的發(fā)展，電子 技術廣泛應用于 工業(yè)、交通、 國防、科研、生產(chǎn)等各個領域， 而相位測量技術又是電子技術中進行信息檢測的重要手段，在現(xiàn)代科學技術中占有舉足輕重的作用和地位。 而相位差的測量又不同于傳統(tǒng)的電壓、電流信號或物位、溫度量的測量。相位測量儀可應用于變壓器件生產(chǎn)廠，收錄機，電視機，整機生產(chǎn)廠或有關科研單位，作為產(chǎn)品驗收，檢驗，樣品分析的測試儀器，是提高產(chǎn)品質量和工作效率的最佳輔助工具。 通常的測量方法是對兩路輸入信號進行處理，應用過零檢測的方法使其變換成兩個方波，然后對這兩個方波進行比較得到鑒相脈沖，即相位差