【正文】 可以顯示待測(cè)信號(hào)的頻率和相位差。為了兼顧 MCU計(jì)算的方便和時(shí)標(biāo)信號(hào)獲得的方便，我們采用的是 sT ? ? ，即 MHzf 100 ? 的時(shí)鐘脈沖作為時(shí)標(biāo)信號(hào) 。的要求。 1個(gè)字。 根據(jù)設(shè)計(jì)要求，輸入信號(hào)頻率范圍是 20HZ— 20KHZ， 相位測(cè)量絕對(duì)誤差≤ 2176。由于送到 LED 數(shù)碼管顯示的數(shù)據(jù)有頻率和相位差兩種，所以應(yīng)設(shè)置一個(gè)按鍵開(kāi)關(guān)，以便實(shí)現(xiàn)顯示內(nèi)容的切換。實(shí)際上， DSEL 和 FEN 是 MCU發(fā)給 FPGA 的控制信號(hào)，設(shè)置情況如下： a. DSEL=0 且 FEN=1 時(shí)， MCU 從 FPGA 中讀取 19 位的周期數(shù)據(jù)。 對(duì)于待測(cè)信號(hào)頻率 Hzf 20? 而言， 1N 對(duì)應(yīng)取最大值，因?yàn)?Hzf 20? 時(shí)，周期 msT 50? ，在 50ms 內(nèi)對(duì) 0T 計(jì)數(shù)，計(jì)數(shù)值為 5 0 0 0 0 ?? smsN ?，然而， 262144218 ? ，524288219 ? ，所以有 1918 2500 00 02 ?? （ 28） 故 FPGA 的二進(jìn)制數(shù)據(jù)位的位數(shù)應(yīng)為 19 位。設(shè)時(shí)標(biāo)信號(hào)頻率為 0f ，時(shí)標(biāo)信號(hào)周期為 0T ，對(duì)信號(hào) A二分頻后的信號(hào)的高電平寬度就是信號(hào)周期 T，以此高電平寬度作為控制信號(hào)來(lái)控制計(jì)數(shù)器在時(shí)間T內(nèi)對(duì) 0f 進(jìn)行計(jì)數(shù)，則有 TfN ?01 / （ 24） 則被測(cè)信號(hào)的頻率為： 10 //1 NfTf ?? （ 25） 上式中 ， 1N 是計(jì)數(shù)器的計(jì)數(shù)值，當(dāng) 0f 一定時(shí)，它的大小表示信號(hào)頻率的大小。 （ 1） FPGA 的工作情況 待測(cè)信號(hào) 1和待測(cè)信號(hào) 2經(jīng)整形電路整形后，變?yōu)閮蓚€(gè)矩形波 ，令它們?yōu)?A、B。 XX 大學(xué)本科生畢業(yè)設(shè)計(jì) 基于 FPGA 和 MCU的相位測(cè)量?jī)x的設(shè)計(jì) 8 圖 24 主程序流程圖 圖 25 SUB1流程圖 以 MCU 和 FPGA 相結(jié)合的實(shí)現(xiàn)方案 系統(tǒng)主要由現(xiàn)場(chǎng)可編程門(mén)陣列 FPGA 和 MCU 組成， 其原理框圖 如圖 26所示。鍵盤(pán)處理實(shí)際上就是一個(gè) 按鍵 1S 切換顯示不同的內(nèi)容，即顯示頻率或相位差 [5]。在引腳 的信號(hào)高電平期間 CPU 讀數(shù)據(jù)一次，標(biāo)志位 用于保證在 =1 期間只讀一次數(shù)據(jù)。 （ 3） 若 GATE=1，則由 iTR 和 iTNI 引腳的外部信號(hào)混合控制定時(shí)器 /計(jì)數(shù)器的啟動(dòng)和停止。 MCU 芯片內(nèi)部的硬件定時(shí)器 /計(jì)數(shù)器有 3個(gè)特點(diǎn)：定時(shí)器 /計(jì)數(shù)器可以與 CPU 并行工作；定時(shí)器 /計(jì)數(shù) 器可以采用中斷方式與系統(tǒng)協(xié)調(diào)工作；定時(shí)器 /計(jì)數(shù)器可以由軟件或硬件控制啟動(dòng)或停止。 （ 1） 直接測(cè)頻率的方法測(cè)信號(hào)頻率 用定時(shí)器 /計(jì)數(shù)器 1T 對(duì)外部事件計(jì)數(shù)，并讓定時(shí)器 /計(jì)數(shù)器 0T 定時(shí) 1s，只 有在這 1s 內(nèi) 1T 啟動(dòng)對(duì)外部事件（即信號(hào) Ⅰ ）計(jì)數(shù)， 1T 的計(jì)數(shù)值就是待測(cè)信號(hào)的頻率。 以 MCU 為核心的實(shí)現(xiàn)方案 以單片機(jī)為核心 的相位測(cè)量?jī)x的原理框圖如圖 21所示 。 時(shí)間的測(cè)量方法有很多種，而本設(shè)計(jì)關(guān)于相位測(cè)量?jī)x的技術(shù)指標(biāo)要求會(huì)影響到我們對(duì)方案的選擇。 不妨令兩個(gè)同頻率的正弦信號(hào)為)s in ()( )s in ()( 0222 0111 ?? ?? ?? ?? tAtA tAtA mm， 則相位差02020201 )()( ??????? ?????? tt ， 由此可以看出，相位差在數(shù)值上等于初相位之差， θ 是一個(gè)角度。 ，分辨率為 176。 XX 大學(xué)本科生畢業(yè)設(shè)計(jì) 基于 FPGA 和 MCU的相位測(cè)量?jī)x的設(shè)計(jì) 3 課題設(shè)計(jì)任務(wù) 設(shè)計(jì)一個(gè)低頻數(shù)字式相位測(cè)量?jī)x， 要具有頻率測(cè)量和 數(shù)字顯示功能，并且要求 能 提高測(cè)量、顯示精度和系統(tǒng)穩(wěn)定性，使顯示結(jié)果更加精確。這些接口性能的發(fā)展體現(xiàn)在高速的 I/O能力、程序運(yùn)行監(jiān)控能力、信號(hào)實(shí)時(shí)處理能力等。 FPGA 是 20世紀(jì) 90 年代發(fā)展起來(lái)的大規(guī)?？删幊踢壿嬈骷?，隨著 EDA（ 電子設(shè)計(jì)自動(dòng)化 ） 技術(shù)和微電子技術(shù)的進(jìn)步， FPGA 在超高速、 實(shí)時(shí)測(cè)控方面有非常廣闊的應(yīng)用前景；并且 FPGA 具有高集成度、高可靠性， 幾乎可將整個(gè)設(shè)計(jì)系統(tǒng)下載于同一芯片中，從而大大縮小了電路的體積 [2]。再由鑒相脈沖 來(lái)控制計(jì)數(shù)器的關(guān)停，即用 高頻時(shí)鐘脈沖去填充兩個(gè)信號(hào)的相位差，從而實(shí)現(xiàn)相位差的測(cè)量。 國(guó)內(nèi)外發(fā)展動(dòng)態(tài) 經(jīng)過(guò)幾十年，特別是近十幾年的建設(shè)與發(fā)展，我國(guó)儀器儀表行業(yè)已經(jīng)初步形成產(chǎn)品門(mén)類(lèi)品種比較齊全，具有一定生產(chǎn)規(guī)模和開(kāi)發(fā)能力的產(chǎn)業(yè)體系，成為亞洲除日本以外第二大儀器儀表生產(chǎn)國(guó)。首先，相位差信號(hào)依附于電壓、電流信號(hào)中，如何剔除電壓、電流、頻率變化對(duì)相位差測(cè)量的影響是相位差測(cè)量中很重要的一個(gè)方面；其次相位差是一個(gè)比較量，測(cè)量?jī)陕沸盘?hào)之間的相位差不僅需要保證兩路信號(hào)的頻率相同，而且要排除由于兩路信號(hào)的幅值等其它因素不一致而對(duì)測(cè)量造成的影響。 對(duì)相位測(cè)量的要求也逐步向高精度、高智能化方向發(fā)展 。 該設(shè)計(jì)包括系統(tǒng)設(shè)計(jì)的理論分析，系統(tǒng)結(jié)構(gòu)設(shè)計(jì)及硬件實(shí)現(xiàn)，最終驗(yàn)證了該測(cè)量系統(tǒng)的可行性和有效性。 本文首先論述了相位測(cè)量技術(shù)的國(guó)內(nèi)外發(fā)展概況，并根據(jù)現(xiàn)狀設(shè)計(jì)了此相位測(cè)量系統(tǒng)。 關(guān)鍵詞 : 數(shù)字式 相位測(cè)量?jī)x 單片機(jī) FPGA 設(shè)計(jì)方案 II Abstract Along with the social and historical progress, phase measurement technology is widely used in national defense, scientific research, production and other fields, on the phase measurement requirements are also gradually to high precision, high intelligent direction, in the range of low frequency digital phase measurement instrument, because of its high precision measurement resolution and highly intelligent, intuitive characteristics have been more and more widely applied. This text first discusses the phase measuring technology development in domestic and international, and according to the present situation designs the phase measuring system. The design includes system design theory analysis, system structure design and hardware realization, finally verified the feasibility and validity of the system. The bination of MCU and FPGA is adopted in the design .It has the features of FPGA high operating speed, abundant resources and convenient programming. And the use of MCU’s strong operation and control function, which makes the whole system modularized, the hardware circuit is simple and the operation is convenient. The paper mainly introduces the designs of the demonstration, hardware and software, the hardware circuits and main software program are given in detail. III Keywords: Digital phase measuring instrument MCU FPGA Design strategy IV 目 錄 摘 要 .................................................. I Abstract ............................................... II 1 緒 論 ............................................... 1 課題背景及研究意義 ........................................... 1 國(guó)內(nèi)外發(fā)展動(dòng)態(tài) ............................................... 1 課題設(shè)計(jì)任務(wù) ................................................. 3 2 設(shè)計(jì)方案論證 ......................................... 4 以 MCU 為核心的實(shí)現(xiàn)方案 ....................................... 4 以 MCU 和 FPGA 相結(jié)合的實(shí)現(xiàn)方案 ................................ 8 兩個(gè)設(shè)計(jì)方案的比較 .......................................... 11 3 系統(tǒng)硬件設(shè)計(jì) ........................................ 13 輸入模塊設(shè)計(jì) ................................................ 13 基于 FPGA 的數(shù)據(jù)采集模塊設(shè)計(jì) ................................. 14 基于 MCU 的數(shù)據(jù)處理模塊設(shè)計(jì) .................................. 16 顯示模塊設(shè)計(jì) ................................................ 20 4 系統(tǒng)軟件設(shè)計(jì) ........................................ 20 FPGA 的 Verilog HDL 程序設(shè)計(jì) .................................. 20 MCU 的匯編語(yǔ)言程序設(shè)計(jì) ....................................... 24 5 系統(tǒng)設(shè)計(jì)總結(jié) ........................................ 29 致 謝 ................................................ 30 [參考文獻(xiàn) ] ............................................. 31 V 附錄 1 .................................................. 32 附錄 2 .................................................. 33 XX 大學(xué)本科生畢業(yè)設(shè)計(jì) 基于 FPGA 和 MCU的相位測(cè)量?jī)x的設(shè)計(jì) 1 1 緒 論 課題背景及研究意義 隨著社會(huì)和歷史的不斷進(jìn)步， 科學(xué)技術(shù)突飛猛進(jìn)的發(fā)展，電子 技術(shù)廣泛應(yīng)用于 工業(yè)、交通、 國(guó)防、科研、生產(chǎn)等各個(gè)領(lǐng)域， 而相位測(cè)量技術(shù)又是電子技術(shù)中進(jìn)行信息檢測(cè)的重要手段，在現(xiàn)代科學(xué)技術(shù)中占有舉足輕重的作用和地位。 而相位差的測(cè)量又不同于傳統(tǒng)的電壓、電流信號(hào)或物位、溫度量的測(cè)量。相位測(cè)量?jī)x可應(yīng)用于變壓器件生產(chǎn)廠，收錄機(jī)，電視機(jī)，整機(jī)生產(chǎn)廠或有關(guān)科研單位，作為產(chǎn)品驗(yàn)收，檢驗(yàn)，樣品分析的測(cè)試儀器，是提高產(chǎn)品質(zhì)量和工作效率的最佳輔助工具。 通常的測(cè)量方法是對(duì)兩路輸入信號(hào)進(jìn)行處理，應(yīng)用過(guò)零檢測(cè)的方法使其變換成兩個(gè)方波，然后對(duì)這兩個(gè)方波進(jìn)行比較得到鑒相脈沖，即相位差