【正文】 。 //顯示數(shù)字 8 439。b1110000。d6:{a,b,c,d,e,f,g}=739。 //顯示數(shù)字 4 439。b1111001。d2:{a,b,c,d,e,f,g}=739。 //顯示數(shù)字 0 439。end default:temp=0。end 4:begin temp=num14。end 2:begin temp=num12。 case(flag) //片選 0:begin temp=num10。 else flag=flag+1。 reg[2:0] flag。 //num0num5 為時分秒 6 位輸入 output a,b,c,d,e,f,g,D0,D1,D2,D3,D4,D5?？傻妹總€數(shù)碼管顯示頻率為 250/6≈42Hz，人眼視覺暫留時間的要求為 25 幀每秒， 可達到要求。 //判定 如果兩次結(jié)果相同 則輸出為 //鍵值 如果不同 則輸出為 0 endmodule 六位 7 段 LED顯示程序設計 聯(lián)華眾科 FPGA 開發(fā)板 FA130 的數(shù)碼顯示為六位 7 段共 陰 極 數(shù)碼管， 其工作特點是，當筆段電極接高電平，公共陰極接低 電平時，相應筆段發(fā)光。 //鍵位 sel default:key2[5:0]=639。d32。b01000100:key2[5:0]=639。 //鍵位 9 839。d8。b00100100:key2[5:0]=639。 //鍵位 5 839。d4。b00010100:key2[5:0]=639。 //鍵位 1 839。d0。 839。d16。b01000010:key1[5:0]=639。 839。d7。b00100010:key1[5:0]=639。 839。d3。b00010010:key1[5:0]=639。 always (posedge clksy) //第一次判定 begin 東華理工大學畢業(yè)（設計）論文 第 3 章 系統(tǒng)程序設計 11 case({~y[3:0],~x[3:0]}) 839。 //clksy=64hz input clksy。 鍵盤去抖功能： 按鍵在閉合和斷開時 ，觸點會存在抖動現(xiàn)象，本設計采用 250Hz低頻信號，觸發(fā)判定為 clk 信號上升沿 和下降沿 ，也就是在 40ms 時間內(nèi) 會 有 兩次 判定， 如果兩次判定均為同一鍵位，則輸出 鍵值 ， 否則輸出為 0， 可以消除觸點抖動的負面作用 。 東華理工大學畢業(yè)（設計）論文 第 3 章 系統(tǒng)程序設計 10 clkss=~clkss。 //clk=1Hz end else count3[7:0]=count3[7:0]+cin2。 //進位信號 2 清零 end always (posedge clk66MHz) if(count3[7:0]==839。d1。d131) begin count2[7:0]=839。d1。d0。 reg[5:0] count4。 reg clk,clkss,clksy。 如果寄存器 3 等于 49，則寄存器 4 清零， clkss 取反，根據(jù)以上結(jié)果可得 clkss 每秒取東華理工大學畢業(yè)（設計）論文 第 3 章 系統(tǒng)程序設計 9 反 10 次，即可得 clkss=5Hz。本設計采用標準計數(shù)器來實現(xiàn)。系統(tǒng)發(fā)展的 趨 勢是數(shù)字化和集成化，而 CPLD/FPGA 作為可編程 ASIC（專用集成電路）器件，它將在數(shù)字邏輯系統(tǒng)中發(fā)揮越來越重要的作用。 圖 26 數(shù)據(jù)修改信號 檢測鍵盤輸入信號，若有 09 數(shù)字信號輸入則將對應數(shù)字賦值給相應時鐘顯示緩存寄存器。完成時鐘的設計。例如：設置 a 的管腳為 ?1?，那么 0 這條線就會亮 ；設置 g 的管腳為 ?1?，那么 6 這條線就會亮。分時使用顯示器驅(qū)動電路。 如圖 24 所示 。 東華理工大學畢業(yè)（設計）論文 第 2 章 系統(tǒng)方案設計 5 圖 22 分頻示意圖 行列式鍵盤設計方案 行列式鍵盤的工作方式是讀取行列線的狀態(tài)，查看是否有按鍵按下。 3） 主程序：實現(xiàn)時鐘產(chǎn)生，鍵位識別，數(shù)據(jù)修改，移位等功能。改進了軟件的 LogicLock 模塊設計功能，增添 了 FastFit 編譯選項，推進了網(wǎng)絡編輯性能，而且提升了調(diào)試能力。系統(tǒng)設計者現(xiàn)在能夠用 Quartus II 軟件評估HardCopy Stratix 器件的性能和功耗，相應地進行最大吞吐量設計。 其他資源還包括 8位撥碼開關，連接到 EP1C3上。 ，作為 FPGA的 IO電源和開發(fā)板上其 他設備電源。 IMP812T的復位門限（ Reset Threshold）為 ，輸出的復位信號同時提供給 FPGA芯片和單片機使用， FA130上 EP1C3和 51單片機 89LE52均工作在 。EP1C3可用 I/O分 4組全部以插針的形式引出，供外部擴展時使用。同時 FA130 還包括詳細的使用手冊和豐富的配套資料，非常適合 FPGA， VHDL， Verilog 開發(fā)學習者使用。 FA130 具有豐富的板載資源，由于板載有 51單片機， FA130 還可以作為 51 單片機的學習開發(fā)板。另時鐘產(chǎn)生模塊采用 FPGA 硬件內(nèi)置 66MHz 分頻，產(chǎn)生 250Hz， 5Hz， 1Hz 信號供時鐘模塊，輸入輸出模塊使用。 LED dynamic scanning display and blinking, shift, such as antizero function, highlights the hardware description language as a good readability, easy to understand the advantages of portability, and Altera Quartus Ⅱ through the pletion of synthesis, simulation. FPGA Design and Implementation of the above various functions, can be used as the value of EDA technology embodied. This process by downloading to the FPGA chip can be used in practical digital clock display. Keywords: determinant keyboard, LED display, clock, Verilog HDL. 東華理工大學畢業(yè)（設計）論文 目 錄 1 目 錄 引 言 ....................................................................................................... 1 第一章 系統(tǒng)硬件及設計軟件介紹 ............................................................. 2 開發(fā)板介紹 ............................................................................................................ 2 設計軟件介紹 ........................................................................................................ 3 第二章 系統(tǒng)方案設計 ................................................................................ 4 總設計方案 ............................................................................................................ 4 分頻器設計方案 .................................................................................................... 4 行列式鍵盤設計方案 ............................................................................................ 5 六位 7 段 LED 顯示設計方案 ................................................................................ 6 頂層模塊設計方案 ................................................................................................ 7 第三章 系統(tǒng)程序設計 ................................................................................ 8 分頻器程序設計 .................................................................................................... 8 行列式鍵盤程序設計 .......................................................................................... 10 六位 7 段 LED 顯示程序設計 .............................................................................. 12 頂層模塊程序設計 .............................................................................................. 13 第四章 程序仿真 ...................................................................................... 20 分頻器程序仿真 .................................................................................................. 20 行列式鍵盤程序仿真 .......................................................................................... 20 六位 7 段 LED 顯示程序仿真 .............................................................................. 21 頂層模塊程序仿真 .............................................................................................. 22 結(jié) 論 ......................................................................................................... 25 致 謝 ......................................................................................................... 27 參考文獻 ..................................................................................................... 28 附錄 1 分頻器程序 ................................................................................... 29 附錄 2 行列式鍵盤程序 ........................................................................... 31 附錄 3 六位 7 段 LED 顯示程序 .........