【摘要】本科生畢業(yè)設(shè)計(jì)(論文)資料袋題目名稱基于Proteus的LED漢字顯示屏電路設(shè)計(jì)學(xué)生姓名學(xué)號專業(yè)分院指導(dǎo)教師姓名職稱序號資料名稱袋內(nèi)有者劃√并寫明份數(shù)序號資料名稱袋內(nèi)有者劃√并寫明份數(shù)1任務(wù)書7答辯專家評審表2開題報(bào)告8答辯評分表3
2025-06-27 18:29
【摘要】-I-設(shè)計(jì)(論文)題目:基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)-II-畢業(yè)設(shè)計(jì)(論文)原創(chuàng)性聲明和使用授權(quán)說明原創(chuàng)性聲明本人鄭重承諾:所呈交的畢業(yè)設(shè)計(jì)(論文),是我個(gè)人在指導(dǎo)教師的指導(dǎo)下進(jìn)行的研究工作及取得的成果。盡我所知,除文中特別加以標(biāo)注和致謝的地方外,不包含其他
2025-06-22 01:05
【摘要】沈陽工程學(xué)院畢業(yè)設(shè)計(jì)(論文)-1-摘要鋼鐵工業(yè),電石工業(yè),氧化鋁工業(yè),耐火材料等工業(yè)都是石灰消耗大戶,近兩年這幾個(gè)行業(yè)都是高速發(fā)展的行業(yè)。每年的產(chǎn)量基本都是以20%以上的速度增長??伤鼈冃枰闹饕牧希ㄝo助材料)石灰確沒有相應(yīng)增長,所以造成了石灰的緊張,從而剌激了社會土石
2024-11-23 06:51
【摘要】基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)目錄摘要 1Abstract 2第一章 緒論 1. 選題意義與研究現(xiàn)狀 1. 國內(nèi)外研究及趨勢 1. 論文結(jié)構(gòu) 2第二章 編程軟件及語言介紹 3 QuartersII編程環(huán)境介紹 3 菜單欄 3 工具欄 8 功能仿真流程 9 VerilogHDL語言介 10 什么是verilogHDL語言
2025-06-28 11:23
【摘要】基于FPGA音樂硬件演奏電路設(shè)計(jì)目錄摘要··························
2024-11-17 21:55
【摘要】基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)畢業(yè)設(shè)計(jì)論文:基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)II基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)目錄摘要1Abstract2第一章緒論1.2第二章編程軟件及語言介紹ersI編程環(huán)境介紹.菜單欄目錄畢業(yè)設(shè)計(jì)論文:基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)IIIII基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)目錄摘要1Abstract2
2024-12-03 17:53
【摘要】江蘇科技大學(xué)本科畢業(yè)設(shè)計(jì)(論文)學(xué)院專業(yè)學(xué)生姓名
2025-08-20 13:44
2025-02-26 09:17
【摘要】摘要本設(shè)計(jì)為一個(gè)多功能的數(shù)字時(shí)鐘,具有時(shí)、分、秒計(jì)數(shù)顯示功能,以24小時(shí)循環(huán)計(jì)數(shù);具有校對功能。本設(shè)計(jì)采用EDA技術(shù),以硬件描述語言VerilogHDL為系統(tǒng)邏輯描述語言設(shè)計(jì)文件,在QUARTUSII工具軟件環(huán)境下,采用自頂向下的設(shè)計(jì)方法,由各個(gè)基本模塊共同構(gòu)建了一個(gè)基于FPGA的數(shù)字鐘。系統(tǒng)由時(shí)鐘模塊、控制模塊、計(jì)時(shí)模塊、
2025-02-26 09:22
【摘要】江蘇科技大學(xué)本科畢業(yè)設(shè)計(jì)(論文)學(xué)院專業(yè)學(xué)生姓名班級學(xué)號
2025-08-07 11:11
2025-06-18 17:07
【摘要】基于FPGA的數(shù)字秒表設(shè)計(jì)摘要:該設(shè)計(jì)是用于體育比賽的數(shù)字秒表,基于FPGA在QuartusII軟件下應(yīng)用VHDL語言編寫程序,采用ALTRA公司CycloneII系列的EP2C8Q208芯片進(jìn)行了計(jì)算機(jī)仿真,并給出了相應(yīng)的仿真結(jié)果。本設(shè)計(jì)有效的克服了傳統(tǒng)的數(shù)字秒表的缺點(diǎn)采用EDA技術(shù)采取自上而下的設(shè)計(jì)思路。繪制出了具體的邏輯電路,最
2024-11-14 19:55
【摘要】開題報(bào)告開題報(bào)告設(shè)計(jì)題目:基于FPGA的TFT_LCD驅(qū)動電路設(shè)計(jì)一、選題依據(jù)(1)設(shè)計(jì)目的隨著液晶顯示技術(shù)的迅速發(fā)展,薄膜場效應(yīng)晶體管(TFT)顯示屏得到了廣泛的應(yīng)用。而大規(guī)模復(fù)雜可編程邏輯器件(CPLD)和現(xiàn)場可編程門陣列(FPGA)的發(fā)展,更是給設(shè)計(jì)人員帶來了很大的便利。現(xiàn)有的面向工業(yè)控制
2025-04-14 03:28
2025-06-18 17:08
【摘要】本科生畢業(yè)設(shè)計(jì)基于FPGA的數(shù)字密碼鎖電路設(shè)計(jì)獨(dú)創(chuàng)性聲明本人鄭重聲明:所呈交的畢業(yè)論文(設(shè)計(jì))是本人在指導(dǎo)老師指導(dǎo)下取得的研究成果。除了文中特別加以注釋和致謝的地方外,論文(設(shè)計(jì))中不包含其他人已經(jīng)發(fā)表或撰寫的研究成果。與本研究成果相關(guān)的
2024-12-03 16:58