【正文】 為在 N Well 上制作一個 N型擴散區(qū)，再利用 Active Contact 將金屬線接至 N型擴散區(qū)。 MOS 管的可變參數(shù)為：柵長（ gate_length）、柵寬（ gate_width ）和柵指數(shù)（ gates）。 天線效應(yīng)是必須消除的一種效應(yīng)，天線效應(yīng)的產(chǎn)生是由于一個小尺寸的 MOS 管的柵極與具有很大面積的導(dǎo)電材料（如第一層金屬或多晶等）連線接在一起，則在進行反刻時，這片導(dǎo)電材料就像一根“天線”，收集離子，使其電位升高，以至 可能擊穿MOS管的柵氧化層，而這種擊穿是不可逆轉(zhuǎn)的，因而造成了 MOS 管的損壞。 最小延伸是指有些圖形在其他圖形的邊緣外還應(yīng)至少延長一個最小長度。工藝設(shè)計規(guī)則一般可以歸納為以下幾種類型： 西南大學(xué)本科畢業(yè)論文（設(shè)計） 29 最小寬度的規(guī)定是為了防止由于工藝制造偏差的存在可能會直接造成的斷線 ，或在局部出現(xiàn)一個大電阻因而在工作時產(chǎn)生大電流等。有錯誤必須重新布局、布線，并進行 DRC 檢查，直至沒有錯誤為止。 工藝設(shè)計規(guī)則檢查（ DRC）：是為了保證所設(shè)計的版圖能在確定的工藝線上正確生產(chǎn)出來的工藝要求，設(shè)計規(guī)則就是不管制 造工藝的每一步出現(xiàn)什么樣的偏差都能保證正確制造晶體管和各種連接的一套規(guī)則。 4 CMOS 運 算放大器版圖設(shè)計 版圖設(shè)計流程 由于集成電路的性能與版圖設(shè)計密切相關(guān)，所以，平面布局及各器件的幾何圖形的設(shè)計都會對芯片的性能產(chǎn)生明顯的影響，在版圖設(shè)計時要特別注意采用措施控制相互之間的串?dāng)_、失配、減噪聲等效應(yīng)。 （ 3）直流掃描輸出文件： 圖 直流掃描輸出文件 Figure DC output file 由輸出文件知，總功耗為 ，滿足設(shè)計指標(biāo)功耗小于 100uW 的要求。 （ 3）直流掃描輸出文件： 圖 直流掃描輸出文件 Figure DC output file 由輸出文件知總功耗為 ，滿足設(shè)計指標(biāo)功耗小于 100uW 的要求。 （ 3）直流掃描輸出文件： 圖 直流掃描輸出文件 Figure DC output file 由輸出文件知總功耗為 85uW，滿足設(shè)計指標(biāo)功耗小于 100uW 的要求 。 加入偏置部分后完整電路如圖 所示： M3nm osW = 8uL = 5uV42. 5VdcC23pFC11. 1pv refM2pm osW = 20uL = 3uM9nm osW = 3uL = 5uM8pm osL = 40uW = 3u0v ddv in v refout 1M7nm osW = 8uL = 3uv dd5VV10OutM6pm osW = 44uL = 18u0VPM4 nm osW = 8uL = 5uv inM5pm osW = 9uL = 5uv ddv ddV D BV31Vac2. 5Vdc0M1pm os W = 20uL = 3uM 1ppapm osL = 3uW = 30uM 4ppanm osL = 65uW = 3u 圖 CMOS放大器電路拓撲結(jié)構(gòu) Figure The topological structure of CMOS amplifier circuit MOS 管各參數(shù)顯 示： L— 溝道長（柵長）； W— 溝道寬（柵寬）； AD— 漏區(qū)面積； AS— 柵區(qū)面積； PD— 漏區(qū)周長； PS— 柵區(qū)周長。 MOS 管模型參數(shù)如圖 所示： 西南大學(xué)本科畢業(yè)論文（設(shè)計） 18 圖 MOS管模型參數(shù) Figure The model parameters of MOS pipe 在最初的調(diào)試階段，去調(diào)偏置電路（由 M1ppa 和 M4ppa 構(gòu)成），而直接給相應(yīng)的MOS管提供一個偏置電壓，其調(diào)試電路如圖 所示。 [10] 1) 電路參數(shù)調(diào)試： 設(shè)計 CMOS 放大器各待定參數(shù)過程是：根據(jù)設(shè)計指標(biāo)選擇器件尺寸和偏置大小，利用仿真軟件進行仿真驗證和調(diào)整。 該 CMOS 放大器的開環(huán)增益為： A= m 1 6562g( )( )mgII ? ? ? ?? ? ? ??? 增益帶寬乘積 GB= m11gC 輸出極點 p2= m62gC （輸出極點 p2決定了相位裕度，按 CMOS 放大器設(shè)計指標(biāo)要求，相位裕度大于 45176。 根據(jù)從版圖提 取的網(wǎng)表文件，用 TSpice 軟件進行仿真，仿真結(jié)果與 OrCAD 仿真結(jié)果進行比較，如不滿足設(shè)計指標(biāo)，則修改電路或版圖，再進行（ 1）或（ 2），再做仿真比較，直到滿足需要為止。 [9] CMOS 運算放大器的設(shè)計流程 CMOS 運算放大器 的設(shè)計給予參數(shù)間權(quán)衡的方法最終在總的實現(xiàn) 中需要多方面的折中，所得每一個參數(shù)必須是 適當(dāng)?shù)闹怠? 2 CMOS 運算放大器 CMOS 運算放大器簡介 運算放大器（ 運放）實質(zhì)上是一種高增益的直 流放大器。 同時隨著科學(xué)技術(shù)的不 斷發(fā)展，對運放的要求也更高，這就對運算放大技術(shù)提出了更高的指標(biāo)、要求放大器在制作工藝上有所突破，使用新的工藝制造出可靠性更強成本更低的產(chǎn)品是運放的發(fā)展趨勢。 運放經(jīng)過了數(shù)十年的發(fā)展，通過不斷的演變，性能變得越來越好、功耗變得越來越低、通用性越來越強、集成度越來越高、精度越來越大。 2) 運算放大器的主要參數(shù) 集成運放的參數(shù)較多 CMOS 運算放大器有關(guān)主要參數(shù)有 輸入偏置電流、輸入電流、差模開環(huán)直流電壓增益、共模抑制比、電源電壓抑制比、輸出峰 峰值電壓、最大共模輸入電壓、最大差模輸入電壓。它的典型開環(huán)輸入阻抗在 10^ 12 歐姆數(shù)量級。一類是將標(biāo)準(zhǔn)硅工藝的集成模擬運算放大器的輸入級改為 MOS 場效應(yīng)管，比結(jié)型場效應(yīng)管大大提高運放的開環(huán)輸入阻抗，順帶提高了通用運放的轉(zhuǎn)換速度，其它與標(biāo)準(zhǔn)硅工藝的集成模擬運算放大器類似。在結(jié)型場效應(yīng)管技術(shù)成熟后，模擬運算放大器有了質(zhì)的飛躍，一方面解決了功耗的問題，另一方面通過混合模擬與數(shù)字電路技術(shù)，解決了直流小信號直接處理的難題。 運算放大器是許多模擬 電路及混合信號系統(tǒng)中的主要部分，具有不同復(fù)雜水平的運放備用來實現(xiàn)從直流偏置的產(chǎn)生到濾波器的高速放大等功能，運放的設(shè)計還提出了一個挑戰(zhàn)，作為電源電壓與 CMOS 工藝的每一個時期的三極管溝道 長度按比例縮小之間的矛盾。 早期的運算放大器是使用真空管設(shè)計的，而現(xiàn)在則多半是集成電路式的原件。運算放大器的應(yīng)用非常廣泛，在不同的場合有不同的放大要求，它可以用來做數(shù)學(xué)計算、求解微積分方程等，所以我們研究 CMOS 運算放大器的設(shè)計與優(yōu)化是非常有意義的。在實際的電路中，通常結(jié)合反饋網(wǎng)絡(luò)共同組成某種功能模塊，由于早起應(yīng)用于模擬計算機中用以實現(xiàn)數(shù)學(xué)運算，故而得名“運算放大器”。采用 CMOS 技術(shù)可以將成對的金屬 氧化物半導(dǎo)體場效應(yīng)管集成在一塊硅片上。 CMOS 集成電路 自 1958年美國德克薩斯儀器公司發(fā)明集成電路后，隨著硅平面技術(shù)的 發(fā)展，二十世紀(jì)六十年代先后發(fā)明了雙極型和 MOS型兩種重要的集成電路，它標(biāo)志著由電子管和晶體管制造電子整機的時代發(fā)生了量和質(zhì)的飛躍。正如電通過電視、電腦、電信技術(shù)與外部重新建立新的聯(lián)系一樣，電視重組了家庭的時間、空間、家庭閑暇和家庭角色。手機功能和手機款式也在不斷更新，以適應(yīng)現(xiàn)代人們生活的要求。 4) 在生活中的應(yīng)用 提到集成電路我們就不得不提到我們的日常生活，在我們生活中與集成電路有關(guān)的產(chǎn)品隨處可見。因為身體中有不同的組織及成份，性質(zhì)也各異，所以會產(chǎn)生大小不同的訊號，再經(jīng)由計算機運算及變換為影像，將人體的剖面組織構(gòu)造及病灶呈現(xiàn)為各種切面的斷層影像。 在健康應(yīng)用方面，臨時心臟起搏器作為治療各種病因?qū)е碌囊贿^性緩慢型心律失常及植入永久心臟起搏器前的過渡性治療，已廣泛應(yīng)用于臨床工作，技術(shù)成熟。 隨著集成電路越來越多的滲入現(xiàn)代醫(yī)學(xué)，現(xiàn)代醫(yī)學(xué)有了長足進步?？梢灶A(yù)料各種戰(zhàn)術(shù)、戰(zhàn)略應(yīng)用的毫米波雷達將逐漸增多。有源相控陣是近年來正在迅速發(fā)展的雷達新技術(shù) ,它將成為提高雷達在惡劣電磁環(huán)境下對付快速、機動及隱身目標(biāo)的一項關(guān)鍵技術(shù)。它的研究成功，打破了衛(wèi)星定位導(dǎo)航應(yīng)用市場由國外 GPS 壟斷的局面 。并且專家通過最新技術(shù)把越來越多的元件集成到一塊集成電路板上，并使計算機擁有了更多功能，在此基礎(chǔ)上產(chǎn)生許多新型計算機，如掌上電腦、指紋識別電腦、聲控計算機等等。 [3]雖然晶體管的功能比電子管大了很多，但由于電子信息技術(shù)的發(fā)展，晶體管也越來越不適合科技的發(fā)展，隨之出現(xiàn)的就是能力更強的集成電路了。由此集成電路從產(chǎn)生到成熟大致經(jīng)歷了如下過程：電子管 —— 晶體管 —— 集成電路 —— 超大規(guī)模集成電路 1) 集成電路的前奏 —— 電子管、晶體管 電子管，是一種在氣密性封閉容器中產(chǎn)生電流傳導(dǎo)，利用電場對真空中的電子流的作用以獲得信號放大或振蕩的電子器件。 1988 年： 16MDRAM 問世， 1平方厘米大小的硅片上集成有 3500 萬個晶體管，標(biāo)志著進入超大規(guī)模集成電路階段的更高階段。 simulation of LEdit three, CMOS operational amplifier. I use the PSPICE software to design the circuit structure of CMOS operational amplifier circuit, debug the parameters, calculation and finally use the LEdit software to draw the layout. Keywords: CMOS, operational amplifier, design, simulation. 0 文獻綜述 西南大學(xué)本科畢業(yè)論文（設(shè)計） 7 集成電路概述 所謂集成電路（ IC），就是在一塊極小的硅單晶片上，利用半導(dǎo)體工藝制作上許多晶體二極管、三極管及電阻、電容等元件，并連接成完成特定電子技術(shù)功能 的電子電路。 本人對 CMOS運放電路采用了 pspice軟件設(shè)計電路結(jié)構(gòu)，計算并調(diào)試參數(shù)、最后采用了 LEdit軟件繪制了版圖。 CMOS 加工工藝使得電路擁有低功耗的特點，由于 CMOS中一堆 MOS組成的門電路在電路工作的瞬間要么是 NMOS導(dǎo)通、要么是 PMOS導(dǎo)通、要么都截止，因此效率很高， 功耗很低。 作者簽名： 日期： 年 月 日 學(xué)位論文版權(quán)使用授權(quán)書 本學(xué)位論文作者完全了解學(xué)校有關(guān)保留、使用學(xué)位論文的規(guī)定，同意學(xué)校保留并向國家有關(guān)部門或機構(gòu)送交論文的復(fù)印件和電子版，允許論文被查閱和借閱。 作者簽名： 日 期： 西南大學(xué)本科畢業(yè)論文（設(shè)計） 4 學(xué)位論文原創(chuàng)性聲明 本人鄭重聲明：所呈交的論文是本人在導(dǎo)師的指導(dǎo)下獨立進行研究所取得的研究成果。西南大學(xué)本科畢業(yè)論文（設(shè)計） 1 目 錄 摘要 ................................................................... 5 Abstract ................................................................ 6 0 文獻綜述 ............................................................ 6 集成電路概述 ................................................... 7 集成電路的發(fā)展 ................................................. 7 集成電路應(yīng)用領(lǐng)域 ............................................... 8 CMOS 集成電路 ............................................... 11 運算放大器 .................................................... 11 CMOS 運算放大器 ............................................. 12 1 引言 ............................................................... 12 運算放大器簡介 ................................................ 13 本文研究內(nèi)容 .................................................. 14 2 CMOS 運算放大器 ................................................... 14 CMOS 運算放大器簡介 ...................