【正文】 圖 樂(lè)曲自動(dòng)演奏原理框圖 automusic 模塊產(chǎn)生 8位發(fā)聲控制輸入 index，其中 一個(gè)進(jìn)程對(duì)基準(zhǔn)脈沖進(jìn)行分頻得到4Hz 的脈沖以控制每個(gè)音階停頓時(shí)間為 1/4=，第二個(gè)進(jìn)程是音樂(lè)存儲(chǔ)，將編好的樂(lè)曲存在 ROM中，本設(shè)計(jì)中存儲(chǔ)了 3 首歌曲。 圖 液晶驅(qū)動(dòng)狀態(tài)圖 自制音源信號(hào)的程序設(shè)計(jì) 圖 為其原理框圖。039。039。分頻進(jìn)程是為滿足使能信號(hào)的使能周期的最小時(shí)間，這是由于 FPGA的頻率太高，要滿足使能周期的最小時(shí)間就必須利用分頻實(shí)現(xiàn)。 FPGA 內(nèi)部電路原理圖如圖 。時(shí)鐘模塊（ clock） 是對(duì)顯示時(shí)間的預(yù)置，即液晶顯示器顯示的內(nèi)容。 E 是使能信號(hào)，為 1時(shí)整個(gè)系統(tǒng)才開(kāi)始工作。 Vdd 29 是 +5V 邏輯電源 ,V0 是液晶驅(qū)動(dòng)電源 ,Vss是電源地 .。 HD44780是字符型液晶顯示模塊的控制器。 圖 ADC0809 控制程序狀態(tài)轉(zhuǎn)換圖 液晶顯示驅(qū)動(dòng)的程序設(shè)計(jì) 3． 4． 1 系統(tǒng)設(shè)計(jì) 該部分程序用 VHDL 硬件描述語(yǔ)言編寫(xiě)。其狀態(tài)轉(zhuǎn)換圖如圖 所示。 START是轉(zhuǎn)換啟動(dòng)信號(hào)，高電平有效； ALE是 3位通道選擇地址（ ADDA,ADDB,ADDC）信號(hào)的鎖存信號(hào)。程序詳見(jiàn)附錄。它控制計(jì)數(shù)器的工作，使其計(jì)數(shù)周期為 1S,1S之后就停止計(jì)數(shù)，將此時(shí)的計(jì)數(shù)值送入鎖存器鎖存，同時(shí)對(duì)計(jì)數(shù)器清零，開(kāi)始下一個(gè)周期的計(jì)數(shù)，該計(jì)數(shù)值就是測(cè)得的頻 率。圖 。 表 31 頻率間隔為 5KHz， 100KHz， 500KHz 時(shí)對(duì)應(yīng)的 A、 N 值例表（部分） 5KHz A值 N值 100KHz A值 N值 500KHz A值 N值 48 93 4 94 20 95 49 93 24 94 56 96 50 93 44 94 28 98 51 93 0 95 0 100 52 93 20 95 36 101 53 93 40 95 8 103 54 93 60 95 44 104 55 93 16 96 16 106 56 93 36 96 52 107 57 93 56 96 24 109 58 93 12 97 60 110 26 圖 軟件設(shè)計(jì)流程圖 圖 參數(shù)計(jì)算流程圖 27 頻率測(cè)量部分的程序設(shè)計(jì) 頻率測(cè)量是對(duì)設(shè)定的輸出頻率進(jìn)行實(shí)時(shí)測(cè)定并顯示。其中的參數(shù)計(jì)算規(guī)律在圖 流程圖中列出。 A、 N的初始值為 16和 31。 這樣改變計(jì)數(shù)方法，可以使調(diào)頻 步進(jìn)分別為 5kHz， 100kHz和 500kHz。它支持自頂向下（ Top Down）和基于庫(kù)（ Library Based）的設(shè)計(jì)方法，支持同步電路、異步電路、 FPGA以及隨機(jī)電路的設(shè)計(jì)，范圍很廣，語(yǔ)言的語(yǔ)法比較嚴(yán)格，給閱讀和使用都帶來(lái)極大好處。軟件實(shí)現(xiàn)的功能是： ① 設(shè)定頻率間隔 fr 247。 64=。 24 APNPANPA ?????? )()1(＝ () 此時(shí) fc 被鎖定在： ? ? rc fAPNf ??? () 其中 N為 0～ 1023； A為 0～ 63； P=64(由 MC12022確定 )。該值可通過(guò) FPGA改變。 () 由于 R值是固定的，只能從 8個(gè)參考值中選擇，采用 。 圖 立體聲模塊電路圖 頻率的計(jì)算 VCO 輸出頻率 的范圍是 14～ 45MHz。 圖 BA1404內(nèi)部結(jié)構(gòu)方框圖 該芯片 采用低電壓、低功耗設(shè)計(jì)，電壓在 1V至 3V間 ，典型值為 ： 最大功耗 500mW，靜 23 態(tài)電流為 3mA。 U0 與給出峰 峰值電壓的關(guān)系曲線通過(guò)實(shí)驗(yàn)得到，如圖 （ b）所示。其原理圖如 。 在該電路中，要保持輸出電壓 Uout1穩(wěn)定在 1V177。 左右，可以提高功放的效率。 。 圖 功率放大電路圖 放大器效率可由式 。芯片的輸入輸出端與地之間連接大容量的濾波電容，靠近芯片的輸入引腳加小容量高頻電容以抑制芯片自激，輸出引腳端連接高頻電容以減小高頻噪聲。 理論上環(huán)路濾波器的通帶應(yīng)該盡量小，但是成本，體積也隨之增加，幾 Hz已經(jīng)能滿足要求。而 VCO如做調(diào)頻源用，其瞬時(shí)頻率總是偏離標(biāo)準(zhǔn)值的。利用這種方法可以方便地使總分頻比為連續(xù)數(shù)，總分頻比為 D=PN+A。 A計(jì)數(shù)器輸出由高變低，247。當(dāng) M為高電平時(shí)，分頻比為 P+1，低電平時(shí)為 P。 N計(jì)數(shù)器一起構(gòu)成一個(gè)吞咽脈沖可編程分頻器。鑒相器將參考分頻器輸出信號(hào)和壓控振蕩器產(chǎn) 生的頻率信號(hào)進(jìn)行比較，輸出為兩者之間的相位差。247。 圖 MC145152 內(nèi)部結(jié)構(gòu)圖 參考分頻器是為了得到所需的頻率間隔而設(shè)定的。 N計(jì)數(shù)器、 6bit247。 R計(jì)數(shù)器 )、雙端輸出的鑒相器、控制邏輯、 10 位可編程的 10bit247。 圖 鎖相環(huán)基本原理框圖 PLL 頻率合 成電路設(shè)計(jì) 鎖相環(huán)頻率合成器是以大規(guī)模集成 PLL 芯片 MC145152 為核心設(shè)計(jì)的。鎖相環(huán)路主要由晶振、參考分頻器、壓控振蕩器（ VCO）、鑒頻 /鑒相器（ FD/PD）、低通濾波器 （ LPF）、可編程分頻器組成。減小諧振回路的電感感抗，改變電容容量，不需要并聯(lián)二極管即可很容易地實(shí)現(xiàn)頻率擴(kuò)展，在實(shí)驗(yàn)中利用該方法用單管電感，繞 6圈，曾使輸出達(dá)到 87MHZ 以上?？衫脠D中 (a)所示的測(cè)量電路來(lái)測(cè)變?nèi)荻O管 MV209的壓容特性。 。將功率放大器 輸出的電壓 Vout1通過(guò)一反饋電路接到該腳，可以在輸出頻率不同的情況下自動(dòng)調(diào)整輸出電壓的幅值并使其穩(wěn)定在 1V177。其 振蕩頻率由式 。 圖 。 15 圖 系統(tǒng)組成框圖 2. 單元電路設(shè)計(jì) 壓控振蕩器和穩(wěn)幅電路的設(shè)計(jì) 壓控 LC振蕩器主要由壓控振蕩芯片 MC164變?nèi)荻O管 MV209以及 LC諧振回路構(gòu)成。 綜上所述，選擇 方案二，采用 三端穩(wěn)壓器電路 。用兩片 MC34063芯片分別將 3V的電池電壓進(jìn)行直流斬波調(diào)壓，得到 5V和 12V 的穩(wěn)壓輸出?？梢燥@示英文及數(shù)字，利用 FPGA來(lái)驅(qū)動(dòng)液晶顯示模塊，設(shè)計(jì)簡(jiǎn)單，且界面美觀舒適，耗電小。選擇自制音源還可以顯示曲目。 綜上所述，選擇 方案二設(shè)計(jì)立體聲 模塊 。 8．立體聲模塊的設(shè)計(jì)方案論證與選擇 方案一： 采用分立元件組成立體聲模塊。為了防止失真過(guò)大，輸出端采用并聯(lián)諧振回路。 方案二： 采用丙類(lèi)功率放大電路。甲類(lèi)放大器的導(dǎo)通角為 360176。利用該方法可以進(jìn)一步提高輸出電壓的穩(wěn)定性，保證在 15~35MHz的頻率范圍內(nèi)，輸出電壓峰 峰值控制在 1V177。反饋網(wǎng)絡(luò)由一個(gè)可變電阻組成，穩(wěn)定輸出電壓。利用該方法電路測(cè)量容易，也比較準(zhǔn)確。在輸入信號(hào)幅度比較大的情況下，輸入電壓峰 峰值和輸入電壓成線性關(guān)系。功能集成在 FPGA一塊芯片上，可靠性高，準(zhǔn)確性好，容易實(shí)現(xiàn)，并且充分利用了 FPGA的資源。雖然原理簡(jiǎn)單，實(shí)現(xiàn)比較容易，但是電路復(fù)雜，可靠性不高。但該芯片價(jià)格昂貴，并且系統(tǒng)對(duì)芯片的資源利用較少。 FPGA的運(yùn)行速度快，資源豐富，使用方 便靈活，易于進(jìn) 12 行功能擴(kuò)展。 圖 鎖相環(huán)式頻率合成器基本組成框圖 綜上所述，選擇 方案三采用大規(guī)模 PLL芯片 MC145152 和其它芯片構(gòu)成數(shù)字鎖相環(huán)式頻率合成器。利用鎖相環(huán)，將 VCO 的輸出頻率鎖定在所需頻率上。缺點(diǎn)是分辨率的提高要通過(guò)增加循環(huán)次數(shù)來(lái)實(shí)現(xiàn)，電路超小型化和集成化比較復(fù)雜。但系統(tǒng)中需用大量的混頻器、濾波器等，體積大，易產(chǎn)生過(guò)多雜散分量，而且成本高、安裝調(diào)試都比較困難。 綜上所述，選擇方案二利用壓控振蕩芯片 MC1648 和變?nèi)荻?極管 MV209，外加一個(gè) LC 并聯(lián)諧振回路構(gòu)成壓控振蕩器。 圖 分立元件構(gòu)成的 VCO 電路圖 方案二：采用壓控振蕩芯片 MC1648 和變?nèi)荻O管 MV209，外接一個(gè) LC 諧振回路構(gòu)成變?nèi)荻O管壓控振蕩器。 方案論證與比較 1．壓控振蕩器的設(shè)計(jì)方案論證與選擇 方案一 ： 采用分立元件構(gòu)成。采用電壓負(fù)反饋和自動(dòng)增益控制（ AGC）電路使輸出電壓幅值穩(wěn)定在 1V177。 關(guān)鍵詞： 壓控振蕩器 數(shù)字頻率合成 FPGA Voltage Controlled LC Oscillator Abstract： The system adopting FPGA to design the VCO is based on the digital frequency synthesize technical. The digital PLL principle is used and the control of the core chip MC145152 is acplished by FPGA. It can automatically change and measure the frequency of VCO with a step of 1 kHz and Vpp and display it by LCD. Meantime it realizes the functions of expanding the frequency, designing the homemade sound barrier, stereo coding etc, which make the precept better and more practical. The design is 8 programmed with VHDL and realized in the chip of XC2020PQ208 Xilinx series. It is proved to be well functioning, the output frequency is stable and the power of it is over 20mW, and the capability indexes are also good after testing. Keywords： VCO digital frequency synthesize FPGA （注意：以上內(nèi)容在實(shí)際論文中為一頁(yè)） 目 錄 1. 系統(tǒng)設(shè)計(jì) ?????????????????????????????? x 總 體設(shè)計(jì)方案 ?????????????????????????????? x 設(shè)計(jì)要求 ?????????????????????????????? x 設(shè)計(jì)思路 ?????????????????????????????? x 方案論證與比較 ??????????????????????????? x 系統(tǒng)組成 ?????????????????????????????? x 2. 單元電路設(shè)計(jì) ????????????????????????????? x 壓控振蕩器的 設(shè)計(jì) ???????????????????????????? x 鎖相環(huán)路的設(shè)計(jì) ????????????????????????????? x PLL頻率合成電路設(shè)計(jì) ???????????????????????? x 前置分頻器 ????????????????????????????? x 低通濾波器 ????????????????????????????? x 電源電路 ?????????????????????????????? x 功率放大電路的設(shè)計(jì) ???????????????????????????? x 峰 峰值測(cè)量電路的設(shè)計(jì) ?????????????????????????? x 立體聲編碼器的設(shè)計(jì) ???????????????????????????? x 頻率的計(jì)算 ???????????????????????????????? x 3. 軟件設(shè)計(jì) ????????????????????????????????? x MC145152的控制和顯示部分的設(shè)計(jì) ???????????????????? ?? x 測(cè)頻計(jì)的設(shè)計(jì) ??????????????????????????????? x ADC0809控制部分的設(shè)計(jì) ?????????????????????????? x 液晶顯示驅(qū)動(dòng)的設(shè)計(jì) ???????????????????????????? x 9 4. 系統(tǒng)測(cè)試 ????????????????????????????????? x 測(cè)試使用的儀器 ?????????????????????????????? x 指標(biāo)測(cè)試和測(cè)試結(jié)果 ?????????????????????? ?????? x 輸出頻率范圍和穩(wěn)定度的測(cè)試 ?????????????????????? x 電壓峰 峰值的測(cè)試 ???????????????????????????