【正文】 位和 19 位有符號(hào)數(shù)相加結(jié)果波形圖 由上圖可知，與預(yù)期相符，即設(shè)計(jì)正確，再將其生成為一個(gè)元件以便后來(lái)調(diào)用，其生成圖如圖 513 所示 圖 513 18 位和 19 位有符號(hào)數(shù)相加元件圖 18 ⑶ 兩個(gè) 20 位有符號(hào)數(shù)相加產(chǎn)生一個(gè) 21 位有符號(hào)數(shù)的加法器設(shè)計(jì)： 由分析可寫(xiě)出如下程序： LIBRARY ieee。b)。139。 s:OUT SIGNED(19 DOWNTO 0))。 USE 。 END PROCESS。)THEN s=(a(9)amp。 END add101011。 USE 。即將輸入的兩數(shù)，在時(shí)鐘脈沖到來(lái)時(shí)相加運(yùn)算，輸出結(jié)果。 END PROCESS。EVENT AND clk=39。)THEN q=(OTHERS=39。 q:OUT STD_LOGIC_VECTOR (9 DOWNTO 0))。 其程序代碼如下： LIBRARY ieee。 圖 55 沖激系數(shù)輸出對(duì)話框 保存并關(guān)閉濾波器設(shè)計(jì)分析工具回到 matlab主窗口，在命令編輯區(qū)輸入 Num可得到工具的計(jì)算結(jié)果（如圖 56）。 本次課設(shè)中的參數(shù)全部設(shè)定后的結(jié)果如圖 51所示。 本次作業(yè)要求設(shè)計(jì) 16階濾波器，所以選定 Specify order 并填入 15。 結(jié)合本次課設(shè)要求，選擇 FIR 濾波器的窗函數(shù)法進(jìn)行設(shè)計(jì)。 Fdatool 界面總共分兩大部分，一部分是 design filter，在界面的下半部分，用來(lái)設(shè)置濾波器的設(shè)計(jì)參數(shù)，另一部分則是特性區(qū)，在界面的上半部分，用來(lái)顯示濾波器的各種特性。后將整個(gè)電路規(guī)劃為語(yǔ)言編輯和原理圖編輯兩個(gè)單元，其中語(yǔ)言編輯部分負(fù)責(zé)編輯整個(gè)濾波器電路中所需用的單元器件，包括寄存器、加法器、減法器以及乘法器幾個(gè)單元器件；最后將所有的器件連接成頂層原理圖。由上圖可分析得到，要完成濾波器的設(shè)計(jì)，需要設(shè)計(jì)的底層文件包括延時(shí)單元、加法電路單元、乘以負(fù)一單元、乘法器單元及截取 10 位數(shù)單元。 B． 級(jí)聯(lián)型結(jié)構(gòu) 對(duì)式子（ 12）進(jìn)行因式分解，并將零點(diǎn)共軛的因式放在一起，這樣產(chǎn)生了若干個(gè)一階子式和二階子 式，將一階子式看作二階子式的一個(gè)特例，則系統(tǒng)函數(shù) )(zH 可以表示為： 10 ?? ?? ??? Ll zazahzH 1 212111 )1()0()( (111) FIR 數(shù)字濾波器的級(jí)聯(lián)型結(jié)構(gòu)如圖 14 所示。 x ( n )h ( 0 ) h ( 1 )h ( 2 )h ( N 2 )h ( N 1 )1?z 1?z1?zy ( n ) 圖 22 直接型結(jié)構(gòu) 于是本文做了一下改進(jìn)，這種改進(jìn)是基于線性相位的 FIR 數(shù)字濾波器的。本文主要討論前兩種結(jié)構(gòu)。 當(dāng) 2/0 ?? ?? 時(shí)，式（ 28）變?yōu)?: 0))c o s ( ()(10 ?????Nn wnnh ? (210) 若 )(nh 關(guān)于 2/)1( ?? Nn 奇對(duì)稱， ))cos(( wn ?? 關(guān)于 ???? 2/)1(Nn 偶對(duì)稱，則（ 210）式成立。不過(guò)通常 0? 較小， w0? 相比 ? 來(lái)說(shuō)小得多，由 0? 引起的相位失真可忽略不計(jì)。由式（ 22）將 jwez? 代入，得到： 7 ????? 10 )()(Nnj w njw enheH (23) )( jweH 為復(fù)數(shù)，因此可以表示成如下形式： )()()( wjjw ewHeH ?? (24) 式中， )(wH 為實(shí)函數(shù)，稱為幅度特性函數(shù)， )(w? 為相位特性函數(shù)。與 IIR 濾波器不同， FIR 濾波器可以把相位特性設(shè)計(jì)成線性。 H(z)為該數(shù)字濾波系統(tǒng)的單位脈沖響應(yīng) h(n)的 Z 變換，即： ????? ?? n nznhzH )()( (21) 若 h(n)為無(wú)限長(zhǎng)序列，則得到的數(shù)字濾波器為 IIR 數(shù)字濾波器，又稱遞歸濾波器；反之，若 h(n)為有限長(zhǎng)序列，則得到的數(shù)字濾波器為 FIR 濾波器，也稱非遞歸濾波器。下面將首先介紹一下數(shù)字濾波器， 6 然后重點(diǎn)討論 FIR 數(shù)字濾波器的設(shè)計(jì)原理和結(jié)構(gòu)。還可以與 MATLAB 和 DSP Builder 結(jié)合，進(jìn)行基于 FPGA 的 DSP 系統(tǒng)開(kāi)發(fā)；使用內(nèi)嵌的 SOPC Builder 設(shè)計(jì)工具，配合 Nios II IDE 集成開(kāi)發(fā)環(huán)境，進(jìn)行基于 Nios II軟核處理器的嵌入式系統(tǒng)開(kāi)發(fā)。 Altera 公司的 Quartus II 軟件是一種集編輯，編譯，綜合，布局布線，仿真與器件編程于一體的集成設(shè)計(jì)環(huán)境。 Max+Plus II 在 FPGA 設(shè)計(jì)工具里是一個(gè)劃時(shí)代的產(chǎn)品，它提供了 一種和結(jié)構(gòu)無(wú)關(guān)的圖形化的設(shè)計(jì)環(huán)境，功能強(qiáng)大，使用方便。 2 FPGA 軟件設(shè)計(jì)工具 Quartus II Altera 公司和 Xilinx 公司為代表的 FPGA 廠商，除了在 FPGA 產(chǎn)品線上不斷推陳出新之外，也在不懈地提高開(kāi)發(fā)軟件的設(shè)計(jì)能力，他們的軟件產(chǎn)品在很多方面一點(diǎn)都不遜色于專業(yè)的 EDA 廠商，所以從這個(gè)角度來(lái)說(shuō)， FPGA 廠商也是 EDA公司。 Max+Plus II 在 FPGA 設(shè)計(jì)工具里是一個(gè)劃時(shí)代的產(chǎn)品，它提供了一種與結(jié)構(gòu)無(wú)關(guān)的圖形化設(shè)計(jì)環(huán)境，功能強(qiáng)大，使用方便。 Altera 公司和 Xilinx 公司為代表的 FPGA 廠商，除了在 FPGA 產(chǎn)品線上不斷 4 推陳出新之外，也在不懈地提高開(kāi)發(fā)軟件的設(shè)計(jì)能力，他們的軟件產(chǎn)品在很多方面一點(diǎn)也不遜色于專業(yè)的 EDA 廠商，所以從這個(gè)角度來(lái)說(shuō)， FPGA 廠商也是 EDA公司。 FPGA 行業(yè)集中度很高，幾家美國(guó)公司掌握著行業(yè)的 “制空權(quán) ”。與傳統(tǒng)邏輯電路和門(mén)陣列（如 PAL， GAL 及 CPLD 器件）相比，F(xiàn)PGA 具有不同的結(jié)構(gòu)， FPGA 利用小型查找表（ 161RAM）來(lái)實(shí)現(xiàn)組合邏輯，每個(gè)查找表連接到一個(gè) D 觸發(fā)器的輸入端，觸發(fā)器再來(lái)驅(qū)動(dòng)其他邏輯電路或驅(qū)動(dòng) I/O，由此構(gòu)成了即可實(shí)現(xiàn)組合邏輯功能又可實(shí)現(xiàn)時(shí)序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線互相連接或連接到 I/O 模塊。 FPGA（ Field－ Programmable Gate Array） ，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在 PAL、GAL、 CPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn) 物。數(shù)字濾波器在 語(yǔ)言信號(hào)處理 、圖像信號(hào)處理、醫(yī)學(xué)生物信號(hào) 處理以及其他應(yīng)用領(lǐng)域都得到了廣泛應(yīng)用 。應(yīng)用數(shù)字濾波器處理模擬信號(hào)時(shí)，首先須對(duì)輸入模擬信號(hào)進(jìn)行限帶、抽樣和模數(shù)轉(zhuǎn)換。其 涉及 到 許多學(xué)科而又廣泛應(yīng)用于許多領(lǐng)域 ， 20 世紀(jì) 60 年代以來(lái)，隨著計(jì)算機(jī)和信息技術(shù)的飛速發(fā)展，數(shù)字信號(hào)處理技術(shù)應(yīng)運(yùn)而生并得到迅速的發(fā)展。其中的通信領(lǐng)域所涉及到的各種信號(hào)更是重中之重。設(shè)計(jì)好 15 階 FIR低通濾波器的系數(shù)后，本文就 FIR低通濾波器的 FPGA 實(shí)現(xiàn)進(jìn)行了研究。 主要參考資料： 周潤(rùn)景 .基于 QuartusⅡ 的 FPGA/CPLD 數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例 [M].電子工業(yè)出版社 .2020,8 褚振勇 . FPGA 設(shè)計(jì)及應(yīng)用（第三版） [M].西安電子科技大學(xué)出版社 .2020,4 陳懷琛 .MATLAB 及在電子信息課程中的應(yīng)用 [M].北京：電子工業(yè)出版社 .2020,1 完 成 期 限： — 指 導(dǎo) 教師簽名： 課程負(fù)責(zé)人簽名： 2020 年 6 月 18 日 I 基于 FPGA 的 FIR 濾波器的程序設(shè)計(jì) 中 文 摘 要 線性相位是 FIR 數(shù)字濾波器設(shè)計(jì)中的一個(gè)重要條件。 基本要求 ： 學(xué)會(huì) quartusII 的使用，掌握 FPGA 的程序設(shè)計(jì)方法。 FIR 濾波器的階數(shù)為 8； FIR 濾波 器的類型為低通，截止頻率可以自行設(shè)計(jì)； FIR 濾波器的系數(shù)可借助 Matlab FDA tool 給出。 程序設(shè)計(jì)完成后要求在 quartusII 中實(shí)現(xiàn)功能仿真。為了驗(yàn)證 FIR 濾波器的性能，本文使用 MATLAB 自帶的 FDATool 工具設(shè)計(jì)等波紋法 15階低通濾波器，在 Simulink 里進(jìn)行仿真，最后得到預(yù)期的結(jié)果。 關(guān)鍵詞 ： 分布式算法 FIR 數(shù)字濾波器 線性相位 DSP Builder 1 目 錄 中文摘要 ……………………………………………………………… .I 目 錄 ................................................ 1 1 緒 論 ............................................... 2 課題的目的和意義 .................................. 2 FPGA 技術(shù)的發(fā)展及應(yīng)用 ............................ 3 2 FPGA 軟件設(shè)計(jì)工具 Quartus II ............................ 4 3 FIR 數(shù)字濾波器設(shè)計(jì) ..................................... 5 FIR 數(shù)字濾波器 .................................... 5 數(shù)字濾波器簡(jiǎn)介 ............................................ 5 FIR 數(shù)字濾波器 ............................................. 6 FIR 數(shù)字濾波器的結(jié)構(gòu) ....................................... 8 四、設(shè)計(jì)方案 ........................................... 10 五、設(shè)計(jì)內(nèi)容及結(jié)果分析 .................................. 11 基于 matlab 的 FIR 濾波器系數(shù)計(jì)算 ................... 11 單元器件的編輯及仿真 ............................ 15 、寄存器模塊 .............................................. 15 、加法器模塊 .............................................. 16 、減法器模塊： ............................................ 21 、乘法器模塊： ............................................ 22 頂層原理圖的編輯及仿真 .......................... 30 六、心得體會(huì) .......................................... 335 參 考 文 獻(xiàn) ........................................... 336 附 錄 .............................................. 337 2 1 緒 論 課題的目的和意義 在當(dāng)今的生活中，身邊的工程技術(shù)領(lǐng)域越來(lái)越受到關(guān)注。其體系和框架逐漸成熟，如今，數(shù)字信號(hào)處理已經(jīng)成為一門(mén)完整的學(xué)科。 數(shù)字濾波器是一個(gè) 離散時(shí)間系 統(tǒng) （按預(yù)定的算法，將輸入 離散時(shí)間信號(hào) 要求的輸出離散時(shí)間信號(hào)的轉(zhuǎn)換為所特定功能裝置）。數(shù)字濾波器具有高精度、高可靠性、可程控改變特性或復(fù)用、便于集成等優(yōu)點(diǎn)。所以對(duì)數(shù)字濾波器的工作 3 原理，硬件結(jié)構(gòu)和實(shí)現(xiàn)方法進(jìn)行研究具有一定的意義。 現(xiàn)場(chǎng)可編程門(mén)陣列 （ FPGA）是可編程器件。它極大地提高了設(shè)計(jì)靈活性并縮短了產(chǎn)品上市時(shí)間，在通信、工業(yè)控制、航空領(lǐng)域中廣泛應(yīng)用。國(guó)內(nèi) IC 企業(yè)介入FPGA 的時(shí)間并不長(zhǎng)，多數(shù)公司還處于學(xué)習(xí)階段 。從最初的基于 DOS 的 A+Plus，發(fā)展到 Max+Plus， 1991 年推出基于 Windows 的開(kāi)發(fā)工具 Max+Plus II。而且，隨著器件結(jié)構(gòu)和性能的不斷提高，器件集成度的不斷擴(kuò)大， Altera 始終能夠同步推出與之相適應(yīng)的開(kāi)發(fā)工具，滿足了設(shè)計(jì)者的要求，近年來(lái)一直保持著一年一個(gè)新版本的更新進(jìn)度。從最初的基于 DOS 的 A+Plus，發(fā)展到 Max+Plus， 1991 年推出基于 Windows 的開(kāi)發(fā)工具 Max+Plus II。而且，隨著器件結(jié)構(gòu)和性能的不斷提高，器件集成度的不斷擴(kuò)大， Altera 始終能夠同步推出與之相適應(yīng)的開(kāi)發(fā)工具，滿足了設(shè)計(jì)者的要求，近年來(lái)一直保持這一年一個(gè)新版本的更新進(jìn)度。 Quartus II 軟件除了進(jìn)行基于 FPGA 的一般的數(shù)字系統(tǒng)開(kāi)發(fā)外。數(shù)字濾波器具有精度高、穩(wěn)定性好、靈