【正文】 p=39。 when state3 = state3:分析指令 receiver_en=39。039。 when state1 = state1:等待接收指令 pr_state=state2。 data_temp=39。然后又回到狀態(tài) 0，等待時(shí)鐘信號啟動新的數(shù)據(jù)傳輸。狀態(tài)機(jī)容易構(gòu)成性能良好的同步時(shí)序邏輯模塊，而且結(jié)構(gòu)模式相對簡單，結(jié)構(gòu)清晰，易讀易懂。數(shù)據(jù)字結(jié)尾處，時(shí)鐘 信號必須置為高電平。位置值的數(shù)據(jù)發(fā)送以循環(huán)冗余校驗(yàn)（ CRC）結(jié)束。發(fā)生故障的確切原因保存在“工作狀態(tài)”存儲器中，并可被詳細(xì)地查詢。兩個(gè)時(shí)鐘脈沖（ 2T）后，后續(xù)電子設(shè)備發(fā)送模式指令。仿真時(shí)序如圖 所示。 end process。039。139。139。) then count=count+1。039。039。) then count=(others=39。 end controller。 圖 省線式編碼器上電時(shí)序圖 [15] 圖 四倍頻及辨向模塊時(shí)序仿真圖 重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì)（論文） 4 省線式編碼器串行總線接口裝置軟件設(shè)計(jì) 26 rst:in std_logic。 use 。由此圖可知，省線式編碼器在上電 500ms 左右開始輸出 UVW信號， UVW 持續(xù) 20 秒左右，然后編碼器輸出 ABZ 信號。即電機(jī)正轉(zhuǎn)，則 1Y 輸出計(jì)數(shù)脈沖， 2Y上沒有輸出脈沖。本設(shè)計(jì)采用兩個(gè) D觸發(fā)器對信號進(jìn)行延遲后，再對 A′、 B′、 A〞、 B〞信號進(jìn)行邏輯組合（與操作），鑒別出 A、 B 信號的上升沿和下降沿，最后輸入 74153 進(jìn)行數(shù)據(jù)選擇 。 A、B 信號分別經(jīng)第一級 D 觸發(fā)器后變?yōu)?A′、 B′信號，再經(jīng)過第二級 D 觸發(fā)器后變?yōu)?A〞、 B〞信號。 A、 B兩相信號是相位相差 90176。在實(shí)際應(yīng)用中，通常采用四倍頻的方法提高精度。上電控制模塊的主要作用就是控制編碼器的通斷電和 UVW 信號寄存使能以及單圈、多圈技術(shù)使能。與其他的硬件描述語言相比， VHDL 具有更強(qiáng)的行為描述能力，從而決定了他成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語言。目前主要硬件描述語言是 VHDL 和 Verilog HDL。功能仿真主要是驗(yàn)證電路功能是否符合設(shè)計(jì)要求，僅需要電路描述用的 HDL和電路測試用的 HDL；時(shí)序仿真包含了器件的延時(shí)信息，是模擬實(shí)際芯片運(yùn)行時(shí)的輸出波形。 ③ 布局布線 圖 Quartus Ⅱ 設(shè)計(jì)流程 [11] 設(shè) 計(jì) 輸 入（ D e s i g n E n t r y ）綜 合（ S y n t h e s i s ）功 耗 分 析（ P o w e r A n a l y s i s ）編 程 和 配 置（ P r o g r a m m i n g amp。 QuartusⅡ 本身具有的編輯器支持原理圖式圖形設(shè)計(jì)輸入，文本編輯輸入（如 AHDL、 VHDL、 Verilog）和內(nèi)存編輯輸入（如Hex、 Mif）。 圖 QuartusII 集成開發(fā)環(huán)境界面 重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì)（論文） 4 省線式編碼器串行總線接口裝置軟件設(shè)計(jì) 21 QuartusⅡ編程環(huán)境的設(shè)計(jì)流程 Quartus Ⅱ 設(shè)計(jì)流程如圖 所示。 QuartusⅡ編程環(huán)境介紹 QuartusⅡ軟件包 Altera 公司的 CPLD/FPGA 綜合開發(fā)工具軟件，其提供了一個(gè)完整高效的設(shè)計(jì)環(huán)境，非常適應(yīng)具體的設(shè)計(jì)需要。芯片發(fā)送接受功能真值表如表 所示。 Endat 協(xié)議采用差分輸出，因此，本設(shè)計(jì)采用 SP3485 芯片完成數(shù)據(jù)的發(fā)送和同步時(shí)鐘的接受。反之，當(dāng)三極管呈閉合狀態(tài)時(shí)，電流便可以流通。為了準(zhǔn)確讀取 編碼器的 UVW 信號，需要在 FPGA 芯片準(zhǔn)備好以后才對編碼器通電。改變 ABR和 R 的值就可以改變輸出電壓。本設(shè)計(jì)采用 AP1510 進(jìn)行電源轉(zhuǎn)換。 EPCS4SI8 配置芯片具有 512KB 的內(nèi)存。 通過 JTAG 配置接口，在 Quartus II 軟件使用 SignalTap II 邏輯分析儀和SignalProbe 功能可以分析內(nèi)部器件節(jié)點(diǎn)和 I/O 引腳，實(shí)現(xiàn)系統(tǒng)調(diào)試。它無論是在資源、功能還是價(jià)格方面都能滿足設(shè)計(jì)要求 [11]。 II 器件。 Altera 采用相同的方法在盡可能小的裸片面積下構(gòu)建了 Cyclone II 系列。以硬件描述語言（ Verilog hdl 或 VHDL）所完成的電 路設(shè)計(jì)，可以經(jīng)過簡單的綜合與布局，快速的燒錄至 FPGA 上進(jìn)行測試，是現(xiàn)代 IC 設(shè)計(jì)驗(yàn)證的技術(shù)主流。 FPGA 是在 PAL、 GAL、 CPLD 等可編程器件的 基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。當(dāng) ? 時(shí) ， 輸 出 為 高 電 平；當(dāng) 0. 2IDVV? 時(shí) ， 輸 出 為 低 電 平，差分輸出編碼器信號輸入FPGA四倍頻及辨向 、計(jì)數(shù) 、Endat 協(xié)議輸出差分信號接收器保護(hù)電路AS 、 JTAG配置電路及晶振編碼器上電控制電路電源模塊A 、 B 、 Z（ U 、 V 、 W ）CLKDATA 硬件總體結(jié)構(gòu)示意圖 重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì)（論文） 3 省線式編碼器串行總線接口裝置硬件設(shè)計(jì) 15 當(dāng) 0. 2 0. 2IDV V V?? 時(shí) ， 輸 出 不 確 定；當(dāng)輸入為開路時(shí)，輸出為高電平。該模塊主要是將編碼器輸入的差分信號由差分信號接收芯片轉(zhuǎn)換為非差分信號，然后輸入 FPGA 進(jìn)行處理。 重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì)（論文） 3 省線式編碼器串行總線接口裝置硬件設(shè)計(jì) 14 3 省線式編碼器串行總線接口裝置硬件設(shè)計(jì) 本設(shè)計(jì)的主要任務(wù)就是完成對省線式編碼器的上電控制，以便正確讀取電機(jī)初始角度 UVW 信 息和位置增量信息 ABZ，并將讀取的信息進(jìn)行處理后按照絕對式編碼器協(xié)議 格式打包輸出。它不僅能為增量式和絕對式編碼器傳感器傳輸位置值，同時(shí)還能夠傳輸附加信息值或更新存儲在編碼器中的信息，或保存新的信息，具有效率高、速度快（時(shí)鐘頻率圖 海德漢公司的 EnDat數(shù)據(jù)接口示意圖 重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì)（論文） 2 編碼器及其接口技術(shù) 13 現(xiàn)已提高到 16MHz）。為了實(shí)現(xiàn)上位控制機(jī)對不同編碼器的兼容，本設(shè)計(jì)使用 FPGA 將增量式編碼器輸出的增量信息處理后，利用 協(xié)議輸出絕對信息。串行傳輸又分為單工通信、半雙工通信和全雙工通信，以及同步串行通信和異步串行通信。信號采用并行傳輸方式時(shí)，每位數(shù)據(jù)需要一根數(shù)據(jù)線。其中電子學(xué)細(xì)分方法具有讀數(shù)快，易于實(shí)現(xiàn)測量和數(shù)據(jù)處理過程的自動化，并能用于動態(tài)測量等優(yōu)點(diǎn)，因而得到了廣泛的應(yīng)用。主要的原因有：第一，受到加工工藝的限制，光柵柵距不可能無限制的縮小。本設(shè)計(jì)使用的是華大新型電機(jī)科技公司的 80STM01330LF1B 伺服電機(jī)中的省線式編碼器。一般伺服電機(jī)的增量式編碼器共有六路信號線（ U、 V、 W、 A、 B、 Z）， U、 V、 W 是互差 120 度的電機(jī)換相信號，它們各自的每轉(zhuǎn)周期數(shù)與電機(jī)轉(zhuǎn)子的磁極對數(shù)一致。 絕對式光電編碼器是利用自然二進(jìn)制、循環(huán)二進(jìn)制（格雷碼）、二 十進(jìn)制等方式進(jìn)行光電轉(zhuǎn)換的。 與增量式光電編碼器不同的是，絕對式光電編碼器用不同的數(shù)碼來分別指示每個(gè)不同的增量位置，它是一種直接輸出數(shù)字量的傳感器。標(biāo)志脈沖通常用來指示機(jī)械位置或?qū)Ψe累量清零。 它能夠產(chǎn)生與位移增量等值的脈沖信號，其作用是提供一種對連續(xù)位移量離散化或增量化以及位移變化（速度）的傳感方法，它是相對于某個(gè)基準(zhǔn)點(diǎn)的相對位置增量，不能夠直接檢測出軸的絕對位置信息。 圖 圖 增量式光電編碼器輸出信號波形 重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì)（論文） 2 編碼器及其接口技術(shù) 10 當(dāng)碼盤隨著被測轉(zhuǎn)軸轉(zhuǎn)動時(shí)，檢測光柵不動，光線透過碼盤和檢測光柵上的透過縫隙照射到光電檢測器件上，光電檢測器件就輸出兩組相位相差 90176。旋轉(zhuǎn)式光電編碼器容易做成全封閉型式，易于實(shí)現(xiàn)小型化，傳感長度較長，具有較長的環(huán)境適用能力，因而在實(shí)際工業(yè)生產(chǎn)中得到廣泛的應(yīng)用，在本文中主要針對旋轉(zhuǎn)式光電編碼器。 一般來說，根據(jù)光電編碼器產(chǎn)生脈沖的方式不同，可以分為增量式、絕對式以及復(fù)合式三大類。和光電編碼器相比磁性編碼器的突出優(yōu)點(diǎn)是：適應(yīng)環(huán)境能力強(qiáng)、不怕灰塵、油污和水霧，結(jié)構(gòu)簡單，堅(jiān)固耐用，響應(yīng)速度快，壽命長；不足之處是很難做出高分辨率的產(chǎn)品。 光電編碼器 目前常用位置傳感器主要有旋轉(zhuǎn)變壓器，感應(yīng)同步器、光電編碼器、磁性編碼器等元件。 閉環(huán)和半閉環(huán)進(jìn)給伺服系統(tǒng)的控制精度依賴于位置檢測裝置。 第三章介紹了省線式編碼器串行總線接口裝置的硬件設(shè)計(jì)，介紹了該裝置設(shè)計(jì)的主要思路和硬件總體結(jié)構(gòu)，詳細(xì)論述了幾個(gè)主要模塊的原理。 [5][6] 本論文主要內(nèi)容 本論文圍 繞了全數(shù)字交流伺服系統(tǒng)，在吸收和借鑒國內(nèi)外研究成果的基礎(chǔ)上，深入研究省線式編碼器接口技術(shù)，結(jié)合 Altera FPGA 芯片，設(shè)計(jì)了省式編碼器串行總線接口系統(tǒng)的硬件和軟件，實(shí)現(xiàn)了對編碼器的通斷電控制和對電機(jī)初始角度信息和電機(jī)增量位置信息的正確讀取，并完成了對讀取信息的處理以級按照編碼器串行總線 協(xié)議輸出的功能。伺服驅(qū)動系統(tǒng)內(nèi)部的三環(huán)控制在內(nèi)部高速 DSP 的控制下，能充分實(shí)現(xiàn)伺服環(huán)路高響應(yīng)、高性能、高可靠性和高速實(shí)時(shí)控制的要求。隨著數(shù)字信號微處理器速度的大幅度提 高，伺服驅(qū)動系統(tǒng)的信息處理課完全用軟件來完成，這就是當(dāng)前所說的“數(shù)字伺服”。常采用是霍爾電流傳感器，其利用霍爾效應(yīng)制成檢查電流 裝置，能夠測量各種波形的交直流電流，且輸出電位是與系統(tǒng)相隔離。目前常用位置傳感器主要有旋轉(zhuǎn)變壓器，感應(yīng)同步器、光電編碼器、磁性編碼器等元件。即使發(fā)生負(fù)載事故或使用不當(dāng)，也可以保證 IPM 自身不受損壞?？刂茊卧饕蓴?shù)字信號處理器（ DSP）和大規(guī)?，F(xiàn)場可編 程門陣列（ FPGA）組成。可見提供伺服系統(tǒng)的技術(shù)性能和可靠性，對數(shù)控機(jī)床具有重大意義，研究與開發(fā)高性能的伺服系統(tǒng)一直是現(xiàn)代數(shù)控機(jī)床的關(guān)鍵技術(shù)之一，是提供數(shù)控機(jī)床的加工精度、表面質(zhì)量和生產(chǎn)效率的重要途徑。伺服系統(tǒng)的主要任務(wù)就是按照控制命令的要求，對信號進(jìn)行變換、調(diào)控和功率放大等處理，使驅(qū)動裝置的輸出的力矩、速度及位置都能得到靈活控制。 重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì)（論文） 1 緒論 5 采用硬件模塊化技術(shù)易于實(shí)現(xiàn)數(shù)控裝置的 集成化和標(biāo)準(zhǔn)化。智能化數(shù)控系統(tǒng)研究的目的是使數(shù)控系統(tǒng)能充分感知機(jī)床所處的工作環(huán)境并作出符合工況的優(yōu)化決策，使機(jī)床在智能控制器的指揮下，即使環(huán)境不可預(yù)知，甚至信息不完整、不確切仍能正常工作。網(wǎng)絡(luò)數(shù)控作為全球制造的基礎(chǔ)，已從通信向生產(chǎn)管理轉(zhuǎn)移，注重和企業(yè)資源計(jì)劃、物料需求計(jì)劃等管理系統(tǒng)的集成。 網(wǎng)絡(luò)化包括兩個(gè)方面：內(nèi)部網(wǎng)絡(luò)化（現(xiàn)場總線網(wǎng)絡(luò)）和外部網(wǎng)絡(luò)化。由此，對適合中小批量加工、具有良好柔性和多功能型制造系統(tǒng)的需求逐步超過了對大型單一功能的制造系統(tǒng)的需求，正是這一變化促使人們展開了對模塊化、可重構(gòu)、可擴(kuò)充、可升級的新一代數(shù)控系統(tǒng)的研究。 數(shù)控系統(tǒng)的發(fā)展趨勢 數(shù)控技術(shù)是工業(yè)自動化的基礎(chǔ)，數(shù)控系統(tǒng)是數(shù)控機(jī)床的靈魂。主軸伺服系統(tǒng)的主要作用是實(shí)現(xiàn)零件加工的切削運(yùn)動，其控制量為速度。輸入 /輸出設(shè)備是 CNC 系統(tǒng)與外部設(shè)備進(jìn)行信息交互的裝置，它們的作用是講編制好的零件加工程序輸入數(shù)控系統(tǒng)。 數(shù)控系統(tǒng)是數(shù)控機(jī)床的指揮中心，它主要由操作面板、輸入 /輸出設(shè)備、數(shù)控裝置、伺服單元和驅(qū)動裝置、 PLC 和機(jī)床 I/O 電路等部分組成 [2]，如圖 ?？刂葡到y(tǒng)按加工工件程序進(jìn)行插補(bǔ)運(yùn)算，發(fā)出控制指令到伺服驅(qū)動系統(tǒng)；伺服驅(qū)動系統(tǒng)將控制指令放大，由伺服電機(jī)驅(qū)動機(jī)械按要求運(yùn)動；測量系統(tǒng)檢測機(jī)械的運(yùn)動位置或速度，并反饋到控制系統(tǒng)，來修正控制指令。數(shù)控機(jī)床產(chǎn)業(yè)本身的產(chǎn)值遠(yuǎn)不如汽車、航空、航天等產(chǎn)業(yè)，但高效能的數(shù)控機(jī)床給制造業(yè)帶來了高倍率的效益增長和現(xiàn)代化的生產(chǎn)方式，是促進(jìn)國民經(jīng)濟(jì)發(fā)展的巨大原動力。運(yùn)動控制器將光纖總線接口接收數(shù)控單元發(fā)送位置運(yùn)動控制指令和碼盤反饋位置信息進(jìn)行處理，最后通過 IPM 模塊驅(qū)動伺服電機(jī)。我國數(shù)控產(chǎn)業(yè)經(jīng)歷了“十五”、“十一五”產(chǎn)業(yè)化攻關(guān)，已取得了重要的階段性成果。 數(shù)控技術(shù)及裝備是發(fā)展新興高新技 術(shù)產(chǎn)業(yè)和尖端工業(yè)的使能技術(shù)和最基本的裝備。 通過電路板焊接、調(diào)試與程序編寫、下載后，該裝置能夠準(zhǔn)確讀取省線式編碼器輸出的相對位置信號，并且用 FPGA 芯片進(jìn)行四倍頻、辨向、計(jì)數(shù)以及 協(xié)議輸出等處理，成功地將編碼器信號反饋給了交流伺服控制系統(tǒng)，構(gòu)成了控制系統(tǒng)完整的位置和速度反饋環(huán)。 在吸收和借鑒國內(nèi)外研究成果的基礎(chǔ)