【正文】 圖 管的版圖 2. 建立 PMOS 管的底層版圖單元，如圖 所示： 27 圖 建立 PMOS 管的底層單元 在系統(tǒng)的庫中調(diào)出 PMOS 管的版圖，保存在所建的 layoutpmos 單元中，如圖 ： 圖 管的版圖 3. 建立電阻的底層版圖單元，如圖 所示： 28 圖 建立電阻的底層單元 在系統(tǒng)的庫中調(diào)出電阻的版圖，保存在所建的 layoutres 單元中，如圖 ： 圖 電阻的版圖 4. 建立電的底層版圖單元，如圖 所示： 29 圖 建立電的底層單元 在 系統(tǒng)的庫中調(diào)出電容的版圖，保存在所建的 layoutcap 單元中，如圖 ： 圖 電容的版圖 編輯電路版圖 30 圖 版圖編輯窗口 使用上面建立的 NMOS 單元， PMOS 單元，電容單元和電阻單元 4 個(gè)底層單元，在 layout 單元中編輯整個(gè)電路的版圖。 25 編輯版圖 版圖編輯 工作是在 Virtuoso 工具中進(jìn)行的。 版圖的整體檢查 這一步主要 是在電路的外圍做焊盤和保護(hù)環(huán)。 寄生參數(shù)的提取和后仿真 在制作實(shí)際電路的過程中，通常會(huì)產(chǎn)生三種寄生參數(shù)：寄生電容（主要由金屬連線和摻雜引起），寄生電阻（主要由金屬和多晶硅的布局引起）和寄生電感。 Extract 是系統(tǒng)根據(jù)工藝文件和版圖提取版圖的電路特性，即辨認(rèn)版圖中的器件，如： NMOS 管， PMOS 管，電容和電阻等。運(yùn)行 DRC 時(shí)，程序就會(huì)按照 DIVA規(guī)則檢查文件運(yùn)行，當(dāng)發(fā)現(xiàn)錯(cuò)誤時(shí)，在出錯(cuò)的地方標(biāo)上記號(hào)，并做出具體的解釋。這樣使得電路的結(jié)構(gòu)更加嚴(yán)謹(jǐn)，層次分明。焊盤的合理布局對(duì)與系統(tǒng)內(nèi)部各信號(hào)之間的連接非常重要，其布局還應(yīng)該便于測(cè)試，再有就是以減小版圖面積，節(jié)省成本為出發(fā)點(diǎn)。若是雙極型的線性電路，需增加一個(gè)在摸索工藝條件時(shí)可直接用探針檢測(cè)的 NPN、 PNP 樣管。版圖的設(shè)計(jì)既要符合集成電路的功能、電學(xué)參數(shù)、可靠性參數(shù)要求，又要符合集成電路工藝制造的設(shè)計(jì)規(guī)則（工藝參數(shù)）、組裝壓焊的要求。電學(xué)規(guī)則檢查（ Electronics Rule Checking 簡(jiǎn)稱 ERC） ,用于檢查版圖的連接是否違反電氣方面的規(guī)定，包括節(jié)點(diǎn)的短路和開路、有沒有懸空的節(jié)點(diǎn)和元器件等。 第三章 CMOS 運(yùn)算放大器后端設(shè)計(jì) 集成電路的后端設(shè)計(jì)主要包括版圖設(shè)計(jì)和版圖驗(yàn)證。 =錯(cuò)誤 !未找到引用源。 ) =錯(cuò)誤 !未找到引用源。 （式） 代入?yún)?shù)可得 錯(cuò)誤 !未找到引用源。 我們先計(jì)算出流經(jīng) 錯(cuò)誤 !未找到引用源。 =錯(cuò)誤 !未找到引用源。 考慮溝道長(zhǎng)度調(diào)制系數(shù) ，則 錯(cuò)誤 !未找到引用源。管的柵極）電壓相同時(shí)，由于鏡像電流的作用，流過 錯(cuò)誤 !未找到引用源。 =錯(cuò)誤 !未找到引用源。我們選擇差分放大級(jí)作為運(yùn)算放大器的第一級(jí)，其小信號(hào)增益為： =錯(cuò)誤 !未找到引用源。 管提供的差分偏執(zhí)電流 錯(cuò)誤 !未找到引用源。 A/錯(cuò)誤 !未找到引用源。 A/錯(cuò)誤 !未找到引用源。 =錯(cuò)誤 !未找到引用源。 =5V： 由電路原理圖可知流經(jīng) 錯(cuò)誤 !未找到引用源。 圖 增益 CMOS 集成運(yùn)放的參數(shù)計(jì)算 1. 確定器件參數(shù)的原則 L 確定：考慮 MOS 管的耐壓，工藝水平，溝道長(zhǎng)度調(diào)制效應(yīng)對(duì)器件特性的影響 。 － 70176。 1. 其瞬態(tài)總響應(yīng)如圖 所示： 圖 總瞬態(tài)響應(yīng) 2. 其大信號(hào)上升響應(yīng)如圖 所示，擺率為 。比如 15 說：帶寬、增益等需要計(jì)算的值，這時(shí)我們可以在 Outputs/setup 中設(shè)定其名稱和表達(dá)式。 2. 在 Parametric Analysis 窗口中，填入變量名稱（溫度變量是 temp），設(shè)定掃描范圍以及步長(zhǎng)等。直流分析是分析電流【電壓】和電流【電壓】之間的關(guān)系。 動(dòng)態(tài)仿真是通過仿真器不斷向電路模型輸入激勵(lì)信號(hào)，仿真器將驗(yàn)證的結(jié)果記錄下來，然后通過各種方法判斷輸出的結(jié)果是否滿足技術(shù)指標(biāo)。 3M 和 11M 是共源放大器，可作為二級(jí)放大。如電路圖所示，其要求是兩個(gè)管子 9M 和 10M 的參數(shù)完全相同，而且兩個(gè)管子的溫度也完全對(duì)稱，這樣的要求可以效抑制共模噪聲。 4. 確定放大器的補(bǔ)償。 2. 確定 MOS 管的柵源電壓。 11. 單位增益帶寬 Cf (BWG) 單位增益帶寬 Cf (BWG)是指 當(dāng)共模增益 odA 下降到 1 時(shí)所對(duì)應(yīng)的頻率 。 9. 共模抑制比 KCMR 共模抑制比即 差模電壓增益 odA 與共模 電壓增益 ocA 之比，常用分貝數(shù)來表示 ， KCMR=20lg( odA / ocA ） (dB)。 6. 最大差模輸入電壓 maxIdU 最大差模輸入電壓是指運(yùn)算放大器的 兩輸入端 所 能承受的最大差模輸入電壓，超過 這個(gè) 電壓時(shí) ,差分 輸入管會(huì)發(fā)生 反向擊穿現(xiàn)象。 10 3. 輸入失調(diào)電流 IOI 輸入失調(diào)電流是指 在輸入電壓為零時(shí)，輸入級(jí)的 差分 對(duì)管基極 （或漏極） 電流的 差 值 ， 這個(gè)參數(shù) 用于表 征差分級(jí)輸入電流不對(duì)稱的程度（一般為 1nA— ）。為了使輸出電壓為零，在輸入端所加的補(bǔ)償電壓即為輸入失調(diào)電壓 IOU 。為了區(qū)別兩個(gè)不同的輸入端 ,在 Pu 和 Nu 兩端分別標(biāo)明 +和 。 一般可將運(yùn)放簡(jiǎn)單地視為：具有一個(gè)信號(hào)輸出端口（ Out）和同相、反相兩個(gè)高阻抗輸入端的高增益直接耦合電壓放大單元，因此可采用運(yùn)放制作同相、反相及差分放大器。 應(yīng)具有較高的電壓增益，同時(shí)為了減小對(duì)前級(jí)的影響，還應(yīng)具有較高的輸入電阻 3. 輸出級(jí) ： 一般由電壓跟隨器組成，以降低 輸出 阻抗 ， 提高電路的帶載能力，同時(shí) 要求線性范圍寬，非線性失真小等。 4. 各級(jí)之間采用直接耦合的方式。 2. 采用復(fù)合電路。 4. 在集成電路中，為了不使工藝復(fù)雜，盡量采用單一類型的管子，元件種類也要少所以，集成 電路在形式上和分立元件電路相比有很大的差別和特點(diǎn)。 ※ 集成電路的特點(diǎn)： 1． 單個(gè)元件精度不高，受溫度影響也大，但元器件的性能參數(shù)比較一致，對(duì)稱性好。 布局和布線 布局指將設(shè)計(jì)好的功能模塊合理地?cái)[放在芯片上， 規(guī)劃好它們的位置，其目的是在不影響性能的情況下盡量減小它們的布局面積。邏輯綜合后得到門級(jí)網(wǎng)表。接著，利用 VHDL 或 Verilog 的電路仿真器，對(duì)設(shè)計(jì)進(jìn)行功能驗(yàn)證（ function simulation， 或行為驗(yàn)證 behavioral simulation）。哪些功能可以設(shè)計(jì)在電路里，通過硬件實(shí)現(xiàn)。首先簡(jiǎn)單介紹了一下雙極性工藝， 5 CMOS 工藝以及 BiCOMS 工藝，并進(jìn)行了對(duì)比，已體現(xiàn)出 BiCOMS 工藝的優(yōu)點(diǎn)。首先介紹了電路圖的各部分功能及作用；下來我介紹了運(yùn)算放大器的主要性 能參數(shù)；緊接著我介紹了電路圖的一些參數(shù)仿真結(jié)果，在參數(shù)方面我主要分析了放大器的放大增益。 本文的主要研究?jī)?nèi)容 在這篇論文中，我總共分為四章內(nèi)容。對(duì)于通信 系統(tǒng) 、高速測(cè)量?jī)x 器以 及超聲波設(shè)備等 以 高速 特性為主的系統(tǒng) ， 集成運(yùn)放的 交流特 性 至關(guān) 重要 ，衡量系統(tǒng)在交流特性方面的 主要 參數(shù)有失真率、信號(hào)帶寬 以及 噪聲等；對(duì)于 對(duì)速度沒有過高的要求卻以高精度為主的 系統(tǒng) ，集成運(yùn)放的 直流特性更為重要 ， 衡量系統(tǒng)在直流特性方面的參數(shù)有輸入補(bǔ)償電壓、輸入偏置電流、開環(huán)增益 以 及共模抑制比等。 從市場(chǎng)需求 方面來 看，全球?qū)?集成運(yùn)算放大器的需求 都保持增長(zhǎng) 的趨勢(shì)， 尤其是 在消費(fèi) 方面 和通訊 設(shè)備 領(lǐng)域。第四代 集成運(yùn)放 的特點(diǎn)是制造工藝達(dá)到大規(guī)模集成電路的水平 。兩級(jí) 放大電路 使防止自激的校正措施 變得 比較簡(jiǎn)單。通用 的集成運(yùn)算放大器 經(jīng)歷了四代 發(fā)展更替 ，同時(shí)，發(fā)展了 應(yīng)用于 特殊需要 場(chǎng)合 的專用型集成運(yùn)放 ，其 各項(xiàng)技術(shù)指標(biāo)不斷 的 改進(jìn) 以提高運(yùn)放的性能 。 集成運(yùn)算放大器的發(fā)展與前景 最早 生產(chǎn)的放大器 只能 用于直流放大，其交流放大性能很差。集成運(yùn)算放大器的種類非常多， 可以根據(jù)不同的使用場(chǎng)合以及功能要求選擇不同類型的集成 運(yùn)算放大器 。通用 的集成 運(yùn)算放大器應(yīng)用最 為廣泛 ， 大部分 需要簡(jiǎn)單信號(hào) 的放大 或信號(hào) 的調(diào)節(jié)等 電子系統(tǒng)都可 以實(shí)用 通用 的集成 運(yùn)放。隨著 集成電路規(guī)模的不斷擴(kuò)大 ，以及 模擬集成電路 與數(shù)字集成電路的工藝 的 兼容 要求 ，現(xiàn)今的集成電路的主流技術(shù)仍然是 CMOS 技術(shù)。 理想放大器應(yīng)該無噪聲、具有無窮大增益、無窮大輸入阻抗、零偏置電流以及零失調(diào)電壓 等。 關(guān)鍵詞 ： 放大器 ,電路 ,版圖 ,工藝 Subject: Analysis and layout design of CMOS integrated OP Abstract Integrated operational amplifier is an important electronic ponents, it is used in electronic applications is very extensive currently, for example, it can be used as II amplifiers, parators, filters, etc. The ideal amplifier should without noise, has infinite gain and input impedance, infinite output impedance and zero offset voltage. In this paper, I mainly study the works of the op amp circuit principle and layout design, and also study briefly the solution of the BiCMOS process steps. The op amp circuit including the input stage, bias circuit, the middle stage and output stage. The input signal is loaded into the input stage and output stage amplifies the signal in the right bias. Layout design main is familiar with the design rules, the layout wiring reasonable and beautiful, and must carry on the DRC validation and LVS verification. BiCMOS technology to meet the requirements of modern LVSI device performance, especially suitable for high voltage and high current power circuit, there is great potential in future high performance integrated circuits. By the graduation project, I pleted a gain of 86dB。 版圖設(shè)計(jì)主要是熟悉設(shè)計(jì)規(guī)則， 布局布 線合理美觀， 并要 進(jìn)行 DRC 驗(yàn)證和 LVS驗(yàn)證 。 I 論文題目 : BiCMOS 集成運(yùn)算放大器的電路分析及版圖設(shè)計(jì) 摘 要 集成運(yùn)算放大器 是一種 重要電子元器件， 在電子 產(chǎn)品中得到廣泛應(yīng)用 ,可作為誤差 放大器、比較器、濾波器等 。運(yùn)算放大器電路主要包括輸入級(jí)、偏置電路、中間級(jí)和輸出級(jí)，輸入信號(hào)加載到輸入級(jí)并在合適的偏置下通過輸出級(jí)得到放大信號(hào)。繪制出了放大器的版圖，并且通過了進(jìn)行 DRC 驗(yàn)證和 LVS 驗(yàn)證。 集成運(yùn)算放大器研究的目的和 意義 集成運(yùn)算放大器在集成電路中的應(yīng)用非常廣泛， 它是 由 偏置電路、輸入級(jí)、中間級(jí)和輸出級(jí) 組成的高增益模擬集成電路 。 MOS 集成電路 由于 靜態(tài)功耗 很低 ，電源電壓范圍 較寬 、電壓輸出擺幅 寬 ，而且集成度高 ，可 與 TTL 電路兼容 等優(yōu)點(diǎn) ， 所以 CMOS 工藝使用廣 泛 。 一般而言，高精度 的集成 運(yùn)放主要 應(yīng)用于 測(cè)試 與 測(cè)量 等精密 儀 器 、汽車電子 產(chǎn)品 以及工業(yè) 生產(chǎn)的 控制系統(tǒng)等 方面； 高速 集成運(yùn)算放大器 主要用于通信 與 視頻 設(shè)備以等 方面的 產(chǎn)品；低電壓 /低功耗 的集成 運(yùn)放主要 應(yīng)用于 手機(jī)、 PDA 等便攜式電子產(chǎn)品 ?？蓪?shí)現(xiàn)的 信號(hào)運(yùn)算 有加法運(yùn)算 、減 法運(yùn)算 、乘 法運(yùn)算 、除 法運(yùn)算 、對(duì)數(shù)數(shù)運(yùn)算 、反對(duì)數(shù) 運(yùn)算 、平方 運(yùn)算 、開方 運(yùn)算 等 ； 利用