【導(dǎo)讀】誤差放大器、比較器、濾波器等。理想的放大器應(yīng)該無(wú)噪聲、具有無(wú)窮大增益和輸。入阻抗、無(wú)窮小輸出阻抗以及零失調(diào)電壓等。時(shí)還了簡(jiǎn)要解了Bi-CMOS工藝步驟。運(yùn)算放大器電路主要包括輸入級(jí)、偏置電路、版圖設(shè)計(jì)主要是熟悉設(shè)計(jì)規(guī)則，布局布線合理美觀，并要進(jìn)行DRC驗(yàn)證和LVS. Bi-CMOS工藝可滿(mǎn)足現(xiàn)代大規(guī)模集成電路對(duì)器件性能的要求，特別適用于高。壓和大電流的功率電路，在今后的高性能集成電路中有很大的發(fā)展?jié)摿?。繪制出了放大器的版圖，并且通過(guò)了進(jìn)。行DRC驗(yàn)證和LVS驗(yàn)證。

　　

【正文】 高 和 高 電流驅(qū)動(dòng)能力 高 的優(yōu) 點(diǎn) 。圖 給出了 BiCMOS 器件工藝的結(jié)構(gòu)簡(jiǎn)圖。 圖 器件工藝的結(jié)構(gòu)簡(jiǎn)圖 BiCMOS 工藝的結(jié)構(gòu)特點(diǎn) 1. 自對(duì)準(zhǔn)形成雙埋層以及雙阱， N 阱用于制作 PMOS 管， NPN 管和 LPNP 管， P 阱用于制作 NMOS 管， VPNP 管和一些器件之間的隔離。 2. P 埋層與 P 阱之間用 PBLOCOS 來(lái)隔離。 3. 雙極型晶體管多采用多晶硅發(fā)射級(jí)結(jié)構(gòu)，發(fā)射級(jí) 與 MOS 器件的柵極一起形成。 BiCMOS 工藝的發(fā)展 與應(yīng)用 近年來(lái)，隨著微電子 學(xué) 技術(shù)的快速發(fā)展 以 及 集成電路 應(yīng)用領(lǐng)域的不斷擴(kuò)大， 尤其表現(xiàn) 在通訊 設(shè)備和 計(jì)算機(jī)系統(tǒng) 的 發(fā)展 與 應(yīng)用 ，這些電子行業(yè)對(duì)于器件集成度 、高速度、 小型化、 高精度、 低電壓、低功耗和高性?xún)r(jià)比等方面的要求越來(lái)越高。 最早使用的 雙極 型 工藝 有： TTL 工藝、 ECL 工藝等。雙極型工藝 雖然 工作速度高 、驅(qū)動(dòng)能力強(qiáng) 、 模擬精度高， 但它的 功耗 大 和集成度 低， 不能 滿(mǎn)足 今天 大規(guī)模集成電路 技術(shù)的發(fā)展 要求 。 MOS 工藝有：硅柵自對(duì)準(zhǔn)雙阱多層金屬鋁的 COMS 工藝、硅柵自對(duì)準(zhǔn)單阱 單層金屬鋁的 CMOS 工藝、單阱鋁柵 CMOS 工藝、 E/D MOS 工藝、 LDD 38 工藝等。 MOS 工藝集成電路 及其 組成的 電路雖然在 集成度高 、功耗 低 、抗干擾能力 強(qiáng) 等方面 比雙極工藝更具優(yōu)勢(shì) ，但 卻不能滿(mǎn)足 速度 高 、電流驅(qū)動(dòng) 能力等技術(shù)方面的要求 。 典型的混合信號(hào)集成電路一般包含 90%— 95%的數(shù)字電路和 5%— 10%的模擬電路。在封裝和功率等方面的要求， CMOS 邏輯比雙極型邏輯更具有優(yōu)勢(shì)，所以制造數(shù)?；旌闲盘?hào)電路最初采用 CMOS 工藝。但此工藝的缺點(diǎn)是雖然模擬器件只占整個(gè)電路的很小部分，卻占用了設(shè)計(jì)精力的大部分。 隨著集成電路的不 斷發(fā)展，人們對(duì)集成度的要求也越來(lái)越高，更復(fù)雜和更高成本的工藝出現(xiàn)了。 單一的 MOS 工藝和 單一的雙極 型工藝 都 不能同時(shí) 滿(mǎn)足 大規(guī)模集成電路在各個(gè)技術(shù)指標(biāo)方面的要求， 因此 一種新的技術(shù)工藝 —— BiCMOS 工藝出現(xiàn)了。這種工藝集結(jié) 了 MOS 工藝和雙極型工藝的優(yōu)點(diǎn)，在大規(guī)模集成電路的應(yīng)用領(lǐng)域具有不可替代的作用。 這 種 工藝不僅集成度高，而且這些器件的性能穩(wěn)定，以滿(mǎn)足新應(yīng)用的需求。這種模擬 BiCMOS 工藝通?；?CMOS 的工藝流程，增加了雙極型晶體管，高薄層多晶硅電阻和其他一些器件。 BiCMOS 工藝把雙極器件和 CMOS 器件 同時(shí)制作在同一芯片上， 兼有模擬信號(hào)和數(shù)字信號(hào)的混合電路的要求， 它綜合了雙極型高跨導(dǎo)，強(qiáng)負(fù)載驅(qū)動(dòng)能力和 MOS器件高集成度，低功耗的優(yōu)點(diǎn)，使它們發(fā)揮各自的優(yōu)點(diǎn)，形成更具發(fā)展的工藝。 BiCMOS 工藝的分類(lèi) 以 CMOS 工藝為基礎(chǔ)的 BiCMOS 工藝 1. 以 P 阱 CMOS 為基礎(chǔ)的 BiCMOS 工藝 這種工藝以 P阱作為 NPN 管的基區(qū)，以請(qǐng)摻雜的 N型襯底作為 NPN 管的集電極，以重?fù)诫s的 N注入作為 NPN 管的發(fā)射極擴(kuò)散和集電極的擴(kuò)散。這種工藝的有點(diǎn)主要表現(xiàn)在： （ 1） 工藝簡(jiǎn)單； 39 （ 2） MOS 管的開(kāi)啟電壓可以通過(guò) 一次離子注入進(jìn)行調(diào)整； （ 3） NPN 管自隔離。 但此工藝中 NPN 管的基區(qū)太寬，集電極和基極的串聯(lián)電阻太大；另外， NPN 管和 PMOS 管共用一個(gè)襯底，所以限制了 NPN 管的應(yīng)用。 2. 以 N 阱 CMOS 為基礎(chǔ)的 BiCMOS 工藝 在此工藝中，雙極型晶體管與 PMOS 在 P 阱中形成。這種結(jié)構(gòu)的缺點(diǎn)是 NPN 管集電極的串聯(lián)電阻太大影響雙極型器件的性能，尤其是驅(qū)動(dòng)能力。 以雙極型工藝為基礎(chǔ)的 BiCMOS 工藝 1. 以雙極型工藝為基礎(chǔ)的 P 阱 BiCMOS 工藝 該工藝采用成熟的 PN 結(jié)對(duì)通隔離技術(shù)。為了獲得在大電流下低的飽和 壓降，采用高濃度的集電極接觸擴(kuò)散；為了防止表面反型，采用溝道截止環(huán)。這種結(jié)構(gòu)克服了以 P 阱 CMOS 工藝為基礎(chǔ)的 BiCMOS 結(jié)構(gòu)的缺點(diǎn)，而且還可以用此工藝獲得對(duì)高電壓，大電流很有用的縱向 NPN 管 結(jié)構(gòu)。 2. 以雙極型工藝為基礎(chǔ)的雙阱 BiCMOS 工藝 以 P阱 CMOS工藝為基礎(chǔ)的 BiCMOS工藝雖然能得到較好的雙極型器件性能，但 CMOS 器件的性能不夠理想。為了進(jìn)一步提高 BiCMOS 電路的性能，滿(mǎn)足雙極型和 CMOS 兩種器件的不同要求，采用以雙阱工藝為基礎(chǔ)的 BiCMOS 結(jié)構(gòu)，這種結(jié)構(gòu)的特點(diǎn)是采用 N 型重?fù)诫s和 P 型重?fù)诫s的雙埋層，雙阱結(jié)構(gòu)，采用薄層外延來(lái)實(shí)現(xiàn)雙極型器件的高截止頻率和窄隔離寬度。 BiCMOS 工藝的工藝 步驟 以基于 N 阱的 CMOS 工藝為基礎(chǔ)的 BiCMOS 工藝為例，簡(jiǎn)單介紹 BiCMOS的工藝流程： 1. 襯底材料 40 模擬 BiCMOS 一般選用的襯底材料是偏離晶軸一定切割角度的 P 型（ 100）襯底以減小版圖失真。埋層與襯底結(jié)合時(shí)需要增加一次外延淀積工藝。如果沒(méi)有這層外延，埋層會(huì)直接接觸襯底，形成擊穿電壓很低的 PN 結(jié)。 2. N 型埋層 很短時(shí)間的熱氧化就可以在整個(gè)硅片上生長(zhǎng)一層薄氧化層，采用 N 型埋層 可以對(duì)這層氧化層進(jìn)行光刻，并刻蝕 N 型雜質(zhì)注入的窗口。 3. 外延生長(zhǎng) N 型埋層退火后，除去氧化層，進(jìn)行第二次外延淀積，如圖 所示： 圖 外延生長(zhǎng)剖面圖 在第二次外延生長(zhǎng)過(guò)程中，反應(yīng)會(huì)使 N 型埋層雜質(zhì)析出并重新淀積，這個(gè)過(guò)程稱(chēng)為自動(dòng)摻雜，可以引起在一次和二次外延層的交界面形成 N 型硅薄層，并減小相鄰阱之間的距離。 4. N 阱擴(kuò)散和深重?fù)诫s N 區(qū) 生長(zhǎng)一層薄氧化層，進(jìn)行光刻并進(jìn)行磷離子注入，接著向下推結(jié)形成阱區(qū)擴(kuò)散，在阱與埋層接觸之前停止推結(jié)，以方便在制作工藝中適當(dāng)?shù)牟迦胫負(fù)诫s N 型淀積。在阱推結(jié) 的過(guò)程中會(huì)形成一層薄的氧化層，可以用它對(duì)重?fù)诫s N 型淀積進(jìn) 41 行光刻。另一方面， N 阱擴(kuò)散會(huì)影響 PMOS 管和雙極型晶體管的某些參數(shù)。例如，段溝道的 PMOS 晶體管需要一個(gè)中度摻雜的阱以防止擊穿，而雙極型晶體管需要一個(gè)輕摻雜的阱以形成集電極漂移，因此要選擇一個(gè)折衷的摻雜濃度來(lái)滿(mǎn)足 MOS 器件和雙極型器件的性能需求。其剖面圖如圖 所示： 圖 N 阱擴(kuò)散和深重?fù)诫s N 區(qū)剖面圖 5. 基區(qū)注入 在硅片上生長(zhǎng)一層厚度均勻的薄緩沖氧化層，使用基區(qū)掩膜版進(jìn)行光刻通過(guò)硼注入形成 P 型區(qū)，隨后再進(jìn)行退火工藝，然后通過(guò)高溫工 藝完成基區(qū)推結(jié)并確定最終的結(jié)深。最終的剖面圖如圖 所示： 圖 基區(qū)注入剖面圖 6. 反型槽 模擬 BiCMOS 工藝采用與多晶硅柵 CMOS 工藝相同的 LOCOS 工藝，也就是使 用反型槽掩膜版光刻厚的 LPCVD 氮化層，并刻蝕最終形成的場(chǎng)氧化層區(qū)域。其剖面圖如圖 所示： 42 圖 反型槽剖面圖 反型槽有兩個(gè)作用： 1. 包圍基區(qū)，以防止增強(qiáng)氧化層的擴(kuò)散對(duì)基區(qū)造成過(guò)推結(jié)； 2. 包圍肖特基接觸，允許基區(qū)和發(fā)射區(qū)的接觸刻蝕同時(shí)進(jìn)行。 7. 溝道終止注入 由于模擬 BiCMOS 使用的硅晶體的（ 100）面，因此需要溝道終止注入提高厚場(chǎng)閾值的閾值電壓使其高于正常的工作電壓。大面積的硼溝道終止注入可以調(diào)整 P 型外延層上的厚場(chǎng)閾值電壓，光刻后再進(jìn)行磷溝道終止注入以確定阱區(qū)的厚場(chǎng)閾值電壓。光刻后的剖面圖如圖 ： 圖 溝道終止注入剖面圖 8. LOCOS 處理 LOCOS 氧化是采用整齊或高壓來(lái)提高氧化生長(zhǎng)速率，然后除去氮化層以及下面的緩沖氧化層。其剖面圖如圖 所示： 43 圖 氧化剖面圖 9. 閾值調(diào)節(jié) 硼調(diào)節(jié)閾值注入可以同時(shí)提高 NMOS 管的閾值電壓或者較低 PMOS 管的閾值 電壓。選擇合適摻雜濃度的阱和外延層，可以同時(shí)將 NMOS 管和 PMOS 管的閾值電壓調(diào)整到期望值。 閾值的調(diào)整工藝包括在硅片上涂光刻膠，掩膜光刻，離子注入，最后除去氧化層。其剖面圖如圖 ： 圖 閾值調(diào)節(jié)剖面圖 10. 多晶硅的淀積及光刻 MOS 晶體管的柵由淀積本證多晶硅后大面積磷淀積摻雜形成的重?fù)诫s N 型多晶硅構(gòu)成的。其剖面圖如圖 所示： 圖 多晶硅的淀積及光刻剖面圖 11. 源漏注入 44 在硅片上涂一層光刻膠，采用輕摻雜的 N 型源漏注入的掩膜版進(jìn)行光刻磷注入形成自對(duì)準(zhǔn)于多晶硅柵的輕 摻雜源區(qū)和漏區(qū)。氧化層各向同向淀積。在硅片上再涂一層光刻膠，再采用重?fù)诫s的 N 型源漏離子注入。值得注意的是， PMOS晶體管不需要輕摻雜上的漏區(qū)注入。其剖面圖如圖 所示： 圖 源漏注入剖面圖 12. 金屬化及保護(hù)層 雙層金屬流程一般需要 5個(gè)步驟：接觸，一層金屬，通孔，二層金屬，最后一層是保護(hù)層。 接觸孔是用于柵和一層金屬或者襯底，一層金屬之間的連接，它可以有效控制硅片的電阻，并可以形成肖特基二極管。 通孔用于一層金屬與二層金屬之間的連接，雙層互聯(lián)的通孔設(shè)計(jì)需要注意幾點(diǎn)規(guī)則：不能使用疊置類(lèi) 型的通孔；與第二層金屬的連線必須通過(guò)第一層金屬；通孔應(yīng)該是非垂直形狀，已取得較好的臺(tái)階覆蓋。為了避免一層金屬與二層金屬直接接觸，在它們之間通常生長(zhǎng)一層阻擋層，一般使用 TiN 來(lái)作為這層阻擋層。 在硅集成電路中，金屬連線一般要滿(mǎn)足以下幾點(diǎn)要求：與摻雜硅或者多晶硅形成的歐姆接觸電阻要盡可能的小，從而提高電路的速度；金屬材料的抗電遷移性能好，可以在長(zhǎng)期較高電流密度下符合，不致引起金屬失效；鍵合點(diǎn)可以長(zhǎng) 45 期工作。最常用的金屬互聯(lián)線是 Cu 和 Al。 在所有的工藝完成之后在器件的最外層加一層保護(hù)層通常選用氮化硅來(lái)作為這層保護(hù) 層。其剖面圖如圖 所示： 圖 金屬化剖面圖 第 五 章 總結(jié) 在這次畢業(yè)設(shè)計(jì)中，我的主要工作有：掌握集成運(yùn)算放大器的基本工作原理；學(xué)習(xí)版圖的畫(huà)法及注意事項(xiàng)；了解 BiCMOS 工藝，并熟悉工藝流程。 在學(xué)習(xí) 集成運(yùn)算放大器的工作原理時(shí)，我通過(guò)查閱資料，并結(jié)合在學(xué)校學(xué)過(guò)的專(zhuān)業(yè)知識(shí)，從簡(jiǎn)單的單級(jí)放大器到差分放大器再到運(yùn)算放大器，逐步深入了解它們的工作原理。 通過(guò)電路仿真，我更加深刻的理解了運(yùn)算放大器的各個(gè)參數(shù)的意義，并且更清楚各參數(shù)的變化對(duì)電路性能的影響。例如：增益、功耗、電壓擺幅、速度、線 性度和噪聲等，它們之間相互影響，相互制約，我們可以選擇犧牲其中的一些參數(shù)，來(lái)獲取其他參數(shù)給電路帶來(lái)的優(yōu)良性能（如可犧牲高增益來(lái)獲取電路好的線性度，犧牲電壓擺幅可獲得低的電路功耗等）。同時(shí)我還粗略的了解了放大器的頻率特性。 在版圖的繪制過(guò)程中，我也學(xué)到了不少知識(shí)。首先在畫(huà)單管的時(shí)候，我們可以建立自己的底層單元，在整個(gè)版圖的繪制 中，我們可以調(diào)用底層單元，這樣不僅 46 減少工作量，而且在 DRC 驗(yàn)證出錯(cuò)時(shí)可以避免挪動(dòng)太多，只需修改底層單元就可以將整個(gè)版圖中出現(xiàn)的相同錯(cuò)誤全部改正，這樣就可以很方便的完成版圖編輯工作。其次， 在版圖的編輯過(guò)程中，我也學(xué)會(huì)合理布局，盡量減小版圖的面積，在減小版圖面積的同時(shí)還需要考慮整體版圖的美觀、布局對(duì)電路性能的影響以及布線等各方的因素。最后就是驗(yàn)證方面的知識(shí)，主要包括 DRC 驗(yàn)證和 LVS 驗(yàn)證，了解它們的驗(yàn)證步驟以及驗(yàn)證出錯(cuò)后該如何修改。例如 DRC 驗(yàn)證時(shí)出錯(cuò)率最高的就是層與層、鋁線與鋁線之間的間距，這就要求我在繪制版圖之前必須熟悉工藝規(guī)則；在LVS 驗(yàn)證時(shí)，錯(cuò)誤主要表現(xiàn)在管子的尺寸和個(gè)數(shù)不匹配，端口連接不匹配等，這就要求我在繪制版圖的過(guò)程中藥認(rèn)真仔細(xì)。 最后的工作就是了解 BiCMOS 工藝，我主要了解 了 BiCMOS 工藝發(fā)展及其應(yīng)用領(lǐng)域，熟悉工藝流程。 通過(guò)畢業(yè)設(shè)計(jì)，我不但學(xué)習(xí)到許多專(zhuān)業(yè)知識(shí)，同時(shí)還鍛煉了我在工作時(shí)的細(xì)心、耐心與虛心以及刻苦鉆研的精神，這不僅是為了完成這次畢業(yè)設(shè)計(jì)，更為我以后步入社會(huì)，走上工作崗位積累了寶貴的財(cái)富。 47 致 謝 經(jīng)過(guò)幾個(gè)月的努力，終于將畢業(yè)設(shè)計(jì)和論文完成了。在這次畢業(yè)設(shè)計(jì)和論文的撰寫(xiě)中，我要感謝劉老師時(shí)刻關(guān)心我的畢業(yè)設(shè)計(jì)進(jìn)展情況。在這里，我要衷心的感謝王瑾同事對(duì)我的耐心講解和悉心指導(dǎo)，在他的幫助下，我順利完成了畢業(yè)設(shè)計(jì)。在畢業(yè)設(shè)計(jì)的過(guò)程中，我出現(xiàn)過(guò)許多問(wèn)題， 王瑾同事給了我許多專(zhuān)業(yè)方面的指導(dǎo)，并向我提出了很多建議和意見(jiàn)。當(dāng)我的版圖沒(méi)有經(jīng)過(guò)驗(yàn)證時(shí)，他又讓我耐心檢查錯(cuò)誤并告訴我更合理的畫(huà)法；還為我仔細(xì)講解了電路原理；在最后的仿真中， 當(dāng)然還得感謝我的父母，在這一個(gè)月的艱苦奮斗中，他們默默的為我付出（每天為我做飯，并給我創(chuàng)造了一個(gè)安靜、舒適的環(huán)境）。尤其在我煩躁、沮喪的時(shí)候，他們給了我最大的安慰，使我能夠繼續(xù)努力和奮斗！ 可能，網(wǎng)絡(luò)是不能感謝的，但我在此也要感謝它，因?yàn)槲以诤棋木W(wǎng)絡(luò)資源中找到自己寫(xiě)作最需要的資料，雖然我沒(méi)有廣博的計(jì)算機(jī)知識(shí)，但在網(wǎng)上使 我有了再次學(xué)習(xí)的機(jī)會(huì)。 最后，還要感謝所有幫助過(guò)我的