【正文】 組別判斷模塊組別判斷模塊的主要作用是對每一位參賽者的組號進行判斷。若倒計時結(jié)束時無人搶答，則系統(tǒng)報警。 系統(tǒng)總體電路圖該系統(tǒng)主要由七個電路模塊組成，分別為組別判斷電路、分頻電路、倒計時電路、搶答判別電路、掃描信號產(chǎn)生電路、數(shù)碼管位信號與段信號匹配電路和譯碼顯示電路。2. VHDL的設計與具體器件無關設計者在使用VHDL設計硬件電路時，并不需要首先確定設計采用哪種器件，也不需要特別熟悉器件的內(nèi)部結(jié)構(gòu)，這樣可以使設計者能集中精力進行系統(tǒng)設計，當設計完成后再來考慮選擇合適的器件。時序仿真之后，軟件就可產(chǎn)生供器件編程使用的數(shù)據(jù)文件，然后可以下載到對應的FPGA器件內(nèi)部進行實際測試，驗證設計的正確性。優(yōu)化處理是FPGA開發(fā)設計中的核心環(huán)節(jié)。這種方法直觀、易用，但移植性較差。設計輸入是將所設計的系統(tǒng)或電路以開發(fā)軟件要求的某種形式表示出來，并輸入給開發(fā)工具[4]。而自下向上設計是先分別設計底層模塊，接著組成大的模塊，最后完成頂層模塊的設計。FPGA正是憑借這些眾多優(yōu)秀的特點，正迅速占領全球市場，從低成本產(chǎn)品的簡單應用到復雜性的開發(fā)平臺設計，都可以見到FPGA的身影。 （4）FPGA是專用集成電路中設計周期最短、開發(fā)費用最低、風險最小的器件之一。LUT的本質(zhì)就是一個SRAM，用戶在FPGA開發(fā)平臺上采用原理圖或硬件描述語言（HDL）來描述一個邏輯電路，然后通過FPGA芯片數(shù)據(jù)配置與調(diào)試接口將配置結(jié)果寫入到SRAM中，這樣，每輸入一個信號進行邏輯運算就相當于輸入一個地址進行查表，找出每個地址對應的內(nèi)容，然后輸出即可?？删幊梯斎?輸出模塊IOB通常分布在器件的周圍，是芯片與外界電路的接口部分，通過編程配置引腳功能為輸入、輸出或雙向輸入/輸出功能，并為FPGA器件引腳與內(nèi)部邏輯陣列之間提供連接資源。當需要修改FPGA的功能時，只需更換一片EPROM即可，這樣，F(xiàn)PGA芯片就能被反復使用，而且使用起來非常靈活。FPGA的出現(xiàn)解決了以前那些可編程器件門電路數(shù)不足的缺點，同時它作為專用集成電路（Application Specific Integrated Circuit，ASIC）領域中的一種半定制電路，還很好的解決了定制電路不足的問題。按系統(tǒng)需要實現(xiàn)的功能要求，：1KHz掃描信號模塊使能LED位信號清零搶答判別模塊 信號匹配模塊組別判斷模塊譯碼顯示模塊按鍵鍵倒計時模塊停止1Hz報警LED 系統(tǒng)總體設計框圖，用VHDL語言來實現(xiàn)多路搶答器的主要功能。若倒計時時間為0時還是無人搶答，則會報警。該搶答器可以容納四組八位參賽者同時搶答，每位參賽者設置一個按鍵以供使用。隨著電子技術和計算機技術的不斷發(fā)展，EDA技術應運而生。隨著現(xiàn)代科學技術的迅猛發(fā)展和經(jīng)濟全球化的的加強，EDA技術愈發(fā)重要。現(xiàn)在，EDA（電子設計自動化）技術的廣泛應用使得電路的設計者能在開發(fā)平臺上使用HDL或畫電路原理圖的方式設計電路，這大大提高了電路設計的效率。 關鍵詞： 電子設計自動化；可編程邏輯門陣列；搶答器 AbstractWith the development of electronic technology and electronic technology ，the Responder is now more powerful, more and more high reliability and accuracy. Most of the previous Responder posed of digital circuits based on the traditional. Complex production process, and the accuracy and reliability is not high, finished area, installation, maintenance difficulties. The rapid development of electronic technology in recent years, Electronic system designers use EDA software, it can be designed independently required special circuit (ASIC) devices. Now design and implementation of the multiplex responder based on FPGA, the production process is not only simple, but accuracy is also higher.The design of the main chip is EP2C35F672C8, the system judgment circuit by a group of the frequency divider circuit, the countdown circuit, answer determination circuit, the scanning signal generating circuit, a signal matching circuit and the display circuit. The Responder can acmodate four groups of eight players to participate simultaneously answer, the system has a clear function and countdown functions. The pilation and simulation of the design process, and downloaded to the development system to debug validation, the final pletion Responder design. Key words: EDA；FPGA；Responder目錄摘 要 IAbstract II1 緒論 1 前言 1 1 搶答器的研究現(xiàn)狀 1 系統(tǒng)設計要求 22 搶答器總體設計方案 3 系統(tǒng)總體方案設計 3 FPGA的簡介 3 FPGA的結(jié)構(gòu)與工作原理 4 FPGA的特點 4 FPGA的開發(fā)流程 5 關于VHDL 73 搶答器的系統(tǒng)設計方案和主要模塊設計 9 系統(tǒng)具體方案設計 9 主要模塊設計 10 組別判斷模塊 10 搶答判別模塊 10 倒計時模塊 11 掃描信號產(chǎn)生模塊 11 數(shù)碼管位信號與段信號匹配模塊 12 顯示模塊 12 分頻模塊 134 搶答器的程序設計與實現(xiàn) 14 組別判斷模塊程序設計與仿真 14 搶答判別模塊程序設計與仿真 15 倒計時模塊程序設計與仿真 18 掃描信號產(chǎn)生模塊程序設計與仿真 20 數(shù)碼管位信號與段信號匹配模塊程序設計與仿真 21 顯示模塊程序設計與仿真 22 分頻模塊程序設計 23 頂層電路的設計與仿真 245 結(jié)論 25致 謝 26參考文獻 27附錄Ⅰ 系統(tǒng)原理圖 28附錄Ⅱ 源程序清單 29IV1 緒論 前言搶答器在各種智力競賽中經(jīng)常被使用到，也有些電視節(jié)目利用搶答器來提高節(jié)目的可看性，調(diào)動觀眾的參與熱情。近年來電子技術得到迅速發(fā)展，使得電子系統(tǒng)的設計者利用EDA軟件，就可以獨立設計所需的專用集成電路（ASIC）器件，現(xiàn)在利用現(xiàn)場可編輯邏輯門陣列（簡稱FPGA）制作的搶答器，不僅制作過程簡單，而且準確性也更高。大部分傳統(tǒng)的搶答器都是基于數(shù)字電路構(gòu)成的，不僅制作過程復雜，而且可靠性和準確性較低，還有成品面積大，安裝、維護困難等問題。經(jīng)編譯和仿真所設計的程序，并下載到開發(fā)系統(tǒng)上進行調(diào)試驗證，最終完成搶答器的設計。其中以數(shù)字電路系統(tǒng)設計的電路規(guī)模更大，集成度更高，而且設計周期較短，靈活性也更強，面對不同的用戶，能很方便地修改和迅速升級。鞏固和運用在電子技術基礎等課程中所學理論知識，提高自己的自學能力和動手能力，為以后從事相關工作打下基礎。但目前所使用的搶答器實現(xiàn)方案主要有兩種實現(xiàn)方案：一種是用單片機，單片機具有實現(xiàn)起來比較靈活的特點，但是如果搶答組數(shù)太多，會存在I/O口不足的問題；另一種是利用小規(guī)模數(shù)字邏輯芯片和觸發(fā)器來實現(xiàn)，這種方法雖然設計思路相對簡單，但是電路可靠性比較低，而且實現(xiàn)起來也比較復雜。 系統(tǒng)設計要求本設計的主要任務是設計并實現(xiàn)基于FPGA的多路搶答器。系統(tǒng)復位后，可以開始進行搶答并進行20秒倒計時，若有參賽者按下?lián)尨痖_關，則搶答器能判斷出第一搶答者并顯示該組組號，同時使其他組參賽者的搶答按鍵無效。2 搶答器總體設計方案 系統(tǒng)總體方案設計本設計主要實現(xiàn)判斷第一搶答者，搶答倒計時和顯示組號等功能。FPGA中可以包含幾萬至幾百萬的LUT和觸發(fā)器，所以它能實現(xiàn)的系統(tǒng)功能更強也更復雜。FPGA掉電后數(shù)據(jù)就會消失，所以每一片F(xiàn)PGA芯片都需要配置一片EPROM芯片，只要將程序下載到EPROM中，上電后會自動加載到FPGA芯片中，所以，F(xiàn)PGA無需專門的FPGA編程器，使用通用的EPROM編程器就行。構(gòu)成CLB的基礎是邏輯單元LC（Logic Cell），一個LC中包括4個輸入LUT、進位及控制邏輯和一個D觸發(fā)器。在FPGA中，LUT和數(shù)據(jù)選擇器的主要作用是實現(xiàn)組合邏輯功能，而觸發(fā)器是實現(xiàn)時序邏輯功能的基本電路。（3）FPGA內(nèi)部有豐富的觸發(fā)器和I／O引腳。采用FPGA技術可以降低開發(fā)成本、縮短開發(fā)周期、簡化設計文檔管理、提高電子系統(tǒng)設計的自動化程度，設計者擁有完全的自主權，設計的系統(tǒng)具有良好的可移植性與可測試性，為系統(tǒng)開發(fā)提供可靠保證。對于較大規(guī)模的設計一般采用自上向下設計，這種方法是先定義頂層模塊，接著定義頂層模塊所需的子模塊，直至最底層的模塊。設計準備設計輸入：1. 原理圖2. 硬件描述語言3. 波形圖功能仿真時序仿真優(yōu)化處理下載驗證器件編程 FPGA的開發(fā)流程圖在使用FPGA芯片進行設計之前，需要根據(jù)任務要求確定設計方案，對設計方法和器件選擇等進行準備，選擇合適的設計方法和器件。這種輸入方式是利用元器件庫直接畫出原理圖。用戶所設計的電路必須在編譯之前邏輯功能驗證