4bits超前加法進位器的全定制設計_微電子卓越班數(shù)字集成電路課程設計報告-全文預覽
【正文】 10 11 ns 4bit 超前進位加法器的全定制設計 5 PHLt Propagation Delay Time High to Low Lever Output CO to 3? 10 12 ns PLHt Propagation Delay Time Low to High Lever Output CO to 4? 10 11 ns PHLt Propagation Delay Time High to Low Lever Output CO to 4? 10 12 ns PLHt Propagation Delay Time Low to High Lever Output iiorBA to i? 10 11 ns PHLt Propagation Delay Time High to Low Lever Output iiorBA to i? 10 12 ns PLHt Propagation Delay Time Low to High Lever Output CO to C4 8 10 ns PHLt Propagation Delay Time High to Low Lever Output CO to C4 8 11 ns PLHt Propagation Delay Time Low to High Lever Output iiorBA to C4 8 10 ns PHLt Propagation Delay Time High to Low Lever Output iiorBA to C4 8 11 ns 福州大學數(shù)字集成電路課程設計（報告） 6 真值表 表 24 真值表 表達式 定義兩個中間變量 Gi 和 Pi： 所以： 進而可得各位進位信號的羅輯表達如下 基于 VC++實現(xiàn)單片機和 PC 機的串行通信 7 電路圖 圖 22 福州大學數(shù)字集成電路課程設計（報告） 8 第 3 章 電路設計及器件參數(shù)設計 性能指標 Vdd=,VoH=,Vol= 可驅動 10 個 LSTTL 電路（相對于 15pf 電容負載） 1rft t ns?? / 6TLH THLt ns? ? ?/ 10P L H P H L i i it A B C C o n s?? ? ?/ 12P L H P H L i i i it A B C S n s?? 3 2 , 2 5d is wo rkP m W f M H z?? 模塊劃分 根據(jù)電路原理，可以將加法器的電路分為五級：輸入級、內部反相器、內部邏輯門、輸出級和輸出緩沖級。 ..................................................................... 12 ................................................................. 12 SCHEMATIC VIEW ......................................................... 13 SYMBOL ................................................. 錯誤 !未定義書簽。 第 2章 功能分析及邏輯分析 ..................................................... 2 功能分析 ...................................................................... 2 .................................................................. 3 ........................................................................ 8 ........................................................ 錯誤 !未定義書簽。 數(shù)字集成電路課程設計 題 目： 4 bits 超前加法進位器的全定制設計 姓 名： 席高照 學 號： 111000833 學 院： 物 理與信息工程學院 專 業(yè)： 微電子（卓越班） 年 級： 2020 級 指導教師： 陳群超 （簽名） 2020 年 6 月 3 日 I 目 錄 第 1章 概 述 .............
環(huán)評公示相關推薦
鄂ICP備17016276號-1