【正文】 ndly, the size and FPGA devices allow automation needs plugins, reducing the manufacturing system to lower costs。 (3) beltfilter (BPF)。 12 附件二：外文原文 The simulation and the realization of the digital filter With the information age and the advent of the digital world, digital signal processing has bee one of today39。幾年后，第二代基于 CMOS工藝的 DSP 芯片應(yīng)運(yùn)而生。在 DSP 出現(xiàn)之前數(shù)字信號處理只能依靠微處理器 (MPU)來完成。 數(shù)字信號處理器與數(shù)字信號處理有著密不可分的關(guān)系，我們通常說的 “DSP”也可以指數(shù)字信號處理 (Digital Signal Processing )，在本 文里都是指數(shù)字信號處理器。 DSP 簡介 今天， DSP 廣泛應(yīng)用于現(xiàn)代技術(shù)中，它已是許多產(chǎn)品的關(guān)鍵部分，在我們?nèi)粘Ｉ钪邪缪葜絹碓街匾慕巧? * 對高級編程語言結(jié)構(gòu)，例如 條件語句、情況語句和循環(huán)語句，語言中都可以使用。 * 能夠使用門和模塊實(shí)例化語句在結(jié)構(gòu)級進(jìn)行結(jié)構(gòu)描述。 * 同一語言可用于生成模擬激勵(lì)和指定測試的驗(yàn)證約束條件，例如輸入值的指定。 * Verilog HDL 語言的描述能力能夠通過使用編程語言接口（ PLI）機(jī)制進(jìn)一步擴(kuò)展。 * 能夠描述層次設(shè)計(jì)，可使用模塊實(shí)例結(jié)構(gòu)描述任何層次。 * 提供顯式語言結(jié)構(gòu)指定設(shè)計(jì)中的端口到端口的時(shí)延及路徑時(shí)延和設(shè)計(jì)的時(shí)序檢查。 主要能力 下面列出的是 Verilog 硬件描述語言的主要能力：基本邏輯門，例如 and、 or 和 nand 等都內(nèi)置在語言中。 Open Verilog International （ OVI）是促進(jìn) Verilog發(fā)展的國際性組織。 歷史 Verilog HDL 語言最初是于 1983 年由 Gateway Design Automation 公司為其模擬器產(chǎn)品開發(fā)的硬件建模語言。語言從 C 編程語言中繼承了多種操作符和結(jié)構(gòu)。所有這些都使用同一種建模語言。 Verilog HDL 是一種硬件描述語言，用于 從算法級、門級到開關(guān)級的多種抽象設(shè)計(jì)層次的數(shù)字系統(tǒng)建模。當(dāng)需要修改 FPGA 功能時(shí)，只需換一片 EPROM 即可。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。 （ 5） FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。 FPGA 的基本特點(diǎn)主要有： （ 1）采用 FPGA 設(shè)計(jì) ASIC 電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。我們在整個(gè)處理模塊的兩端看，數(shù)據(jù)速率是 350Mb/s，而在 FPGA 的內(nèi)部看，每個(gè)子模塊處理的數(shù)據(jù)速率是 150Mb/s，其實(shí)整個(gè)數(shù)據(jù)的吞吐量的保障是依賴于 3 個(gè)子模塊并行處理完成的，也就 是說利用了占用更多的芯片面積，實(shí)現(xiàn)了高速處理，通過 “面積的復(fù)制換取處理速度的提高 ”的思想實(shí)現(xiàn)了設(shè)計(jì)。從理論上講，一個(gè)設(shè)計(jì)如果時(shí)序余量較大，所能跑的頻率遠(yuǎn)遠(yuǎn)高于設(shè)計(jì)要求，那么就能通過功能模塊復(fù)用減少整個(gè)設(shè)計(jì)消耗的芯片面積，這就是用速度的優(yōu)勢換面積的節(jié)約；反之，如果一個(gè)設(shè)計(jì)的時(shí)序要求很高，普通方法達(dá)不到設(shè)計(jì)頻率，那么一般可以通過將數(shù)據(jù)流串并轉(zhuǎn)換，并行復(fù)制多個(gè)操作模塊，對整個(gè)設(shè)計(jì)采取 “串并轉(zhuǎn)換 ”的思想進(jìn)行運(yùn)作，在芯片輸出模塊再在對數(shù)據(jù)進(jìn)行 “并串轉(zhuǎn)換 ”，是從宏觀上看整個(gè)芯片滿足了處理速度的要求，這相當(dāng)于用面積復(fù)制換速度提高。如果設(shè)計(jì)的時(shí)序余量比較大，跑的頻率比較高，意味著設(shè)計(jì)的健壯性更強(qiáng)，整個(gè)系統(tǒng)的質(zhì)量更有保證；另一方面，設(shè)計(jì)所消耗的面積更小，則意味著在單位芯片上實(shí)現(xiàn)的功能模塊更多，需要的芯片數(shù)量更少，整個(gè)系統(tǒng)的成本也隨之大幅度削減。更科學(xué)的設(shè)計(jì)目標(biāo)應(yīng)該是在滿足設(shè)計(jì)時(shí)序要求 (包含對設(shè)計(jì)頻率的要求 )的前提下，占用最小的芯片面積。面積 (area)和速度 (speed)這兩個(gè)指標(biāo)貫穿著 FPGA 設(shè)計(jì)的始終，是設(shè)計(jì)質(zhì)量 7 評價(jià)的終極標(biāo)準(zhǔn)?？傊褂?FPGA器件進(jìn)行系統(tǒng)設(shè)計(jì)能節(jié)約成本。同時(shí)，使用 FPGA 器件后實(shí)現(xiàn)系統(tǒng)所需要的電路級數(shù)又少，因而整個(gè)系統(tǒng)的工作速度會(huì)得到提高。FPGA 器件集成度高，使用時(shí)印刷線 路板電路布局布線簡單。 （ 3）提高可靠性 6 減少芯片和印刷板數(shù)目，不僅能縮小系統(tǒng)規(guī)模，而且它還極大的提高了系統(tǒng)的可靠性。而且修改邏輯可在系統(tǒng)設(shè)計(jì)和使用過程的任一階段中進(jìn)行，并且只須通過對所用的 FPGA 器件進(jìn)行重新編程即可完成，給系統(tǒng)設(shè)計(jì)提供了很大的靈活性。數(shù)字系統(tǒng)正朝向以微處理器、存儲(chǔ)器、FPGA 三種標(biāo)準(zhǔn)積木塊構(gòu)成或是它們的集成方向發(fā)展。 （ 3）實(shí)現(xiàn)：上面兩步的結(jié)果得到的濾波器，通常是以差分方程、系統(tǒng)函數(shù)或脈沖響應(yīng)來描述的。在工程實(shí)際中，這種指標(biāo)最受歡迎。第一種是絕對指標(biāo)。這些指標(biāo)要根據(jù)應(yīng)用確定。 MATLAB 的基本數(shù)據(jù)單位是矩陣，它的指令表達(dá)式與數(shù)學(xué) ,工程中常用的形式十分相似 ,故用 MATLAB來解算問題要比用 C,FORTRAN 等語言完相同的事情簡捷得多 .當(dāng)前流行的 MATLAB (Toolbox)。 在電力系統(tǒng)微機(jī)保護(hù)和二次控制中，很多信號的處理與分析都是基于正旋基波和某些整次諧波而進(jìn)行的，而系統(tǒng)電壓電流信號（尤其是故障瞬變過程）中混有各種復(fù)雜成分，所以濾波器一直是電力系統(tǒng)二次裝置的關(guān)鍵部件。既有高級語言的優(yōu)點(diǎn)，又有低級語言的特點(diǎn)。 理想濾波器的幅頻特性下圖虛線為： 4 MATLAB 介紹 ： MATLAB 是矩陣實(shí)驗(yàn)室（ Matrix Laboratory）之意。 FIR 濾波器可以用非遞歸的方法實(shí)現(xiàn)，在有限精度下不會(huì)產(chǎn)生振蕩，同時(shí)由于量化舍入以及系數(shù)的不確定性所引起的誤差的影響要比 IIR 濾波器小的多，并且 FIR 濾波器可以采用 FFT 算法，運(yùn)算速度快。而 FIR 數(shù)字濾波器可以實(shí)現(xiàn)線性相位，又可具有任意幅度特性。 根據(jù)數(shù)字濾波器沖激響應(yīng)函數(shù)的時(shí)域特性，可將數(shù)字濾波器分為兩種，即無限長沖激相應(yīng) IIR濾波器和有限長沖激響應(yīng) FIR 濾波器。 他們是完全不同的物理結(jié)構(gòu) ,如何工作 . 類比電子電路模擬用的過濾部分組成 ,例如由電阻、電容 opamps 和生產(chǎn)所需的過濾效果 . 這種過濾器被廣泛使用的電路減少噪音等方面的應(yīng)用 ,提高視頻信號、圖像均 衡的高科技傳真系統(tǒng)等眾多領(lǐng)域 . 有完善的技術(shù)標(biāo)準(zhǔn)設(shè)計(jì)的模擬電路進(jìn)行過濾特定要求 . 在各個(gè)階段 ,是一個(gè)信號 ,是電機(jī)電壓和過濾 ,目前直接的物理模擬量 (例如聲音或視頻信號和變頻器生產(chǎn) )處理 . 數(shù)碼過濾用數(shù)字進(jìn)行數(shù)值計(jì)算處理器 3 的信號抽樣值 . 處理器的可能通用計(jì)算機(jī)等 PC 或?qū)I(yè)發(fā)展計(jì)劃圖 (數(shù)字信號處理器 )芯片 . 模擬信號必須先投入使用的取樣和數(shù)碼藝術(shù)發(fā)展局 (模擬到數(shù)字轉(zhuǎn)換器 ). 由此二元多 ,占抽樣連續(xù)輸入信號的價(jià)值 ,轉(zhuǎn)移到處理器 ,進(jìn)行數(shù)字計(jì)算 . 這些計(jì)算通常涉及多方面的投入和增加產(chǎn)品價(jià)值的共同因素 . 如有必要 ,這些計(jì) 算結(jié)果 ,現(xiàn)在是抽樣信號值的過濾 ,產(chǎn)出通過發(fā)展援助委員會(huì) (類比數(shù)位轉(zhuǎn)換器來 )信號轉(zhuǎn)換回模擬形式 。 （ 6）生物醫(yī)學(xué)信號處理 數(shù)字濾波器在醫(yī)學(xué)中的應(yīng)用日益廣泛，如對腦電圖和心電圖的分析、層析 X射線攝影的計(jì)算機(jī)輔助分析、胎兒心音的自適應(yīng)檢測等。 （ 5）雷達(dá) 雷達(dá)信號占有的頻帶非常寬，數(shù)據(jù)傳輸速率也非常高，因而壓縮數(shù)據(jù)量好降低數(shù)據(jù)傳輸速率是雷達(dá)信號數(shù)字處理面臨的首要問題。其中，被認(rèn)為是通信技術(shù)未來發(fā)展方向的軟件無線 電技術(shù)，更是以數(shù)字濾波器為基礎(chǔ)。 例如，盲人閱讀器、啞人語音合成器、口授打印機(jī)、語音應(yīng)答機(jī)，各種會(huì)說話的儀器和玩具，以及通信和視 聽產(chǎn)品大量使用的音頻編碼技術(shù)。即從噪音或干擾中提取被掩蓋的語音信號。該領(lǐng)域主要包括 5個(gè)方面的內(nèi)容：第一，語音信號分析。 在信號處理過程中，所處理的信號往往混有噪聲，從接收到的信號中消除或減弱噪音是信號處理和傳輸中十分重要的問題。例如，對數(shù)字信號經(jīng)過濾波以限制他的頻帶或?yàn)V除噪音和干擾，或?qū)⑺麄兣c其他信號進(jìn)行分離；對信號進(jìn)行頻譜分析或功率譜分析以了解信號的頻譜組成，進(jìn)而對信號識別；對信號進(jìn)行某種變換，使之更適合傳輸、存儲(chǔ)和應(yīng)用；對信號進(jìn)行編碼以達(dá)到數(shù)據(jù)壓縮的目的，等等。模擬信號是自變量的連續(xù)函數(shù)，自變量可以是一維的，也可以是二維或多維的。江西理工大學(xué)應(yīng)用科學(xué)學(xué)院 畢業(yè)設(shè)計(jì) (論文 )外文資料翻譯 系 ： 信息工程系 專 業(yè)： 通信工程 班 級： 092 姓 名 彭凱華 學(xué) 號： 08060409231 附 件： ； 。上述信號大部分是模擬信號，也有小部分?jǐn)?shù)字信號。數(shù)字信號處理，就是用 數(shù)值計(jì)算的方法對數(shù)字序列進(jìn)行各種處理，把信號變換成符合需要的某種形式。在所有的電子系統(tǒng)中，使用最多技術(shù)最復(fù)雜的要 算數(shù)字濾波器了，數(shù)字濾波器的優(yōu)劣直接決定產(chǎn)品的優(yōu)劣。 （ 1）語音處理 語音處理是最早應(yīng)用數(shù)字濾波器的領(lǐng)域之一，也是最早推動(dòng)數(shù)字信號處理理論發(fā)展的領(lǐng)域之一。即用專用硬件或計(jì)算機(jī)識別人講的話，或者識別說話的人；第四，語音增強(qiáng)。近年來，這 5 個(gè)方面都取得可不少的研究成果，并且，在市場上已出現(xiàn)了一些相關(guān)的軟件和硬件產(chǎn)品 。信源編碼、信道編碼、調(diào) 制、多路復(fù)用、數(shù)據(jù)壓縮以及自適應(yīng)信道均衡等，都廣泛應(yīng)用數(shù)字濾波器，特別是在數(shù)字通信、網(wǎng)絡(luò)通信、圖像通信、多媒體通信等應(yīng)用中，離開了數(shù)字濾波器，幾乎寸步難行。視頻壓縮和音頻壓縮技術(shù)所取得的成就和標(biāo)準(zhǔn)化工作，促成了電視領(lǐng)域產(chǎn)業(yè)的蓬勃發(fā)展，而數(shù)字濾波器及其相關(guān)技術(shù)是視頻壓縮和音頻壓縮技術(shù)的重要基礎(chǔ)。雷達(dá)信號的數(shù)字濾波器是當(dāng)今十分活躍的研究領(lǐng)域之一。 數(shù)字濾波器介紹 ： 模擬和數(shù)字濾波器 在信號處理、過濾功能是一個(gè)不 排 除部分信息 ,如隨機(jī)噪音、提取有用的信號部分 ,如部分地勢在一定的頻率范圍 . 有兩大類型的過濾 , 模擬以及數(shù)字 。數(shù)字濾波器的功能，就是把輸入序列 X 通過一定的運(yùn)算變換成輸出序列 Y。圖象處理以及數(shù)據(jù)采集傳輸都要求濾波器具有線性相位特性。但是如果要求相同的線性相位，則 IIR濾波器就必須加全通網(wǎng)絡(luò)進(jìn)行相位校正，同樣也要增加濾波器網(wǎng)絡(luò)的節(jié)數(shù)和復(fù)雜性。 濾波器從功能上分又可分為如下 4 類 : (1)低通濾波器 (LPF)； (2)高通濾波器 (HPF )； (3)帶通濾波器 (BPF )； (4)帶阻濾波器 (BSF)。而 C 語言功能豐富，使用靈活方便，目標(biāo)程序效率高。 利用 MATLAB 設(shè)計(jì)濾波器，可以隨時(shí)對比設(shè)計(jì)要求和濾波器特性調(diào)整參數(shù)，直觀簡便，極大的減輕了工作量，有利于濾波器設(shè)計(jì)的最優(yōu)化。利用 MATLAB 信號處理箱可以快速有效地實(shí)現(xiàn)數(shù)字濾波器的設(shè)計(jì)與仿真。 數(shù)字濾波器的設(shè)計(jì) 數(shù)字濾波器設(shè)計(jì)的基本要求 數(shù)字濾波器設(shè)計(jì)要經(jīng)過三個(gè)步驟： （ 1）確定指標(biāo)：在設(shè)計(jì)一個(gè)濾波器前，必須有一些指標(biāo)。幅度指標(biāo)主要以兩種方式給出。它以分貝值的形式給出要求。 （ 2）模型逼近：一旦確定了指標(biāo)，就可利用前面學(xué)習(xí)過的基本原理和關(guān)系式，提出一個(gè)濾波器模型來逼近給定的指標(biāo)體系。特別是 FPGA（ Field Programmable Gate Array）的產(chǎn)生與發(fā)展，使其成為繼微處理器、存儲(chǔ)器之后的為電子數(shù)字系統(tǒng)設(shè)計(jì)而確定的又一種新的工業(yè)標(biāo)準(zhǔn) (即可以按標(biāo)準(zhǔn)產(chǎn)品目錄在銷售市場上購到 )。使用 FPGA 器件設(shè)計(jì)數(shù)字系統(tǒng)電路的主要優(yōu)點(diǎn)如下： （ 1）設(shè)計(jì)靈活 使用 FPGA 器件，可不受標(biāo)準(zhǔn)系列器件在邏輯功能上的限制。用 FPGA 器件實(shí)現(xiàn)數(shù)字系統(tǒng)時(shí)用的芯片數(shù)量少，從而減少芯片的使用數(shù)目，減少 印刷線路板面積和印刷線路板數(shù)目，最終導(dǎo)致系統(tǒng)規(guī)模的全面縮減。 （ 4）縮短設(shè)計(jì)周期 由于 FPGA 器件的可編程性和靈活性，用它來設(shè)計(jì)一個(gè)系統(tǒng)所需時(shí)間比傳統(tǒng)方法大為縮短。 （ 5）工作速度快 FPGA/CPLD 器件的工作速度快，一般可以達(dá)到幾百兆赫茲，遠(yuǎn)遠(yuǎn)大于 DSP 器件。首先，使用 FPGA 器件修改設(shè)計(jì)方便，設(shè)計(jì)周期縮短，使系統(tǒng)的研制開發(fā)費(fèi)用降低；其次， FPGA器件可使印刷線路板面積和需要的插件減少，從而使系統(tǒng)的制造費(fèi)用降低；再次，使用 FPGA 器件能使系統(tǒng)的可靠性提高，維修工作量減少，進(jìn)而使系統(tǒng)的維修服務(wù)費(fèi)用降低。 “速度 ”指設(shè)計(jì)在芯片上穩(wěn)定運(yùn)行所能夠達(dá)到的最高頻率，這個(gè)頻率由設(shè)計(jì)的時(shí)序狀況決定，和設(shè)計(jì)滿足的時(shí)鐘周期， PADto PAD Time, Clock Setup Time, Clock Hold Time, ClocktoOutput Delay 等眾多時(shí)序特征量密切相關(guān)。要求一個(gè)設(shè)計(jì)同時(shí)具備設(shè)計(jì)面積最小，運(yùn)行頻率最高是不現(xiàn)實(shí)的。關(guān)于面積和速度