【正文】 我們 對(duì) 相位截?cái)嗾`差和幅度量化誤差對(duì) DDS 輸出頻譜的影響 進(jìn)行定量分析 。除此之外， D/A 轉(zhuǎn)換器的非線性 和低通濾波器的非理想特性 也會(huì)影響到 DDS的輸出頻譜。 mCO fofcf 2cf 3cfcoff?coff? 2coff? 2coff? 3coff?2cf奈圭斯特采樣帶寬 圖 理想情況下 DDS 的輸出頻譜特性 非理想情況下 DDS 的頻譜特性 在 DDS 工程應(yīng)用中，其輸出包含的雜散信號(hào)頻譜并不像圖 描繪的那樣只分布在某些頻率點(diǎn)上 ， 有的時(shí)候甚至是分布在整個(gè)頻帶范圍內(nèi) 。 所以有 01 ()T jm tmC S t e dtT ????? 1 ( 1 )012c o s ( )2k ccm nT jm tN nTn K n e d tT ??? ? ????? ? ?????? ? 式 (227) 其中 ( 1 ) 22 si n( )2c cccmnT jTjm nTjm tcT me dt e e Tm ??? ??? ??? ? ? ?? 式 (228) 2221c os( )22 NNj K n j K nN K n e e??? ???? ? ????? 式 (229) 將 (2 28)?式 及 (2 29)?式 代入 (2 26)?式 ，并利用下面的等式 ： 210, 0 , 1 , 2 , ..00000000000 00.0kkkkm j nqmnm q i m ieq???? ? ? ? ???? ????其 余 式 (230) 可得 000000000000000000001 s in ( ) , 0 , 1 , 2 , . . .20 0kmjmkkm kme c m i m p iC mm???? ? ? ? ? ? ??? ??? 其 余 式 (231) 其中 sin ( ), sin ( )2kkNKxp m c x x????。 我們假設(shè)相位累加器輸出的相位序列為 ()n? ，則 ()n? 為一周期序列，其周期為 ： 2(2 , )Nk Nm GCD K? 式 (223) 其中符號(hào) ( , )GCDab 表示求 a 和 b 的最大公約數(shù)。 為了獲得低雜散 輸出 信號(hào)， 對(duì) DDS 輸出特性的分析顯得尤為必要。例如，如果 32 位累加器的所有位都用來作為存儲(chǔ)器的地址，那么需要 4G 個(gè)存儲(chǔ)單元 ，而如果換成 48位的累加器，那么 就需要 256T（ 1T=1024G）個(gè)存儲(chǔ)單元 ，這樣的設(shè)計(jì)顯然是沒有辦法接受的。這也是 DDS 系統(tǒng)在早期沒 有受到重視，而直到最近幾年才迅速發(fā)展的原因。 另外，從前面對(duì) DDS 技術(shù)原理的分析可知，要改變輸出頻率，實(shí)際上改變的是頻率字，也就是相位增量。 DDS 系統(tǒng)的頻率字改變時(shí)，輸出波形的變化過程可以用圖 描述。 （ 2） DDS 系統(tǒng)具有很高的頻率分辨率 DDS 系統(tǒng)輸出頻率的分辨率和頻點(diǎn)數(shù)隨相位累加器的位數(shù)成指數(shù)增長(zhǎng)， 由式 (221) 可知，在系統(tǒng)時(shí)鐘頻率不變的情況下，只要增大相位累加器的 位數(shù) N ，就可以得到幾乎是任意小的頻率分辨率，可以滿足精細(xì)頻率控制的要求。 （ 3） DDS 理論 上 最大輸出頻率不會(huì)超過系統(tǒng)時(shí)鐘頻率 cf 的二分之一， 但 在實(shí)際應(yīng)用中，由于 DDS 系統(tǒng)中的低通濾波器非理想特性，由通帶到阻帶之間存在著一個(gè)過渡帶，工程中 DDS 最高輸出頻率只 取到 40%cf 左右。那么 DDS 系統(tǒng)在理論上能輸出的最大頻率是： max 2co ff ? 式 (222) 經(jīng)過以上的分析，我們得出以下幾點(diǎn)結(jié)論： （ 1） DDS 系統(tǒng)的輸出頻率 of 只與頻率控制字 K 、系統(tǒng)時(shí)鐘頻率 cf 、相位累加器位數(shù) N 有關(guān)。()Sn可以經(jīng)過 D/A 轉(zhuǎn)換和低通 平滑 濾波唯一地恢復(fù)出 ()St 。 22( ) s i n ( ) s i n ( )S n n n KMM??????????? 式 (215) 將 式 (213)代入 式 (215)可得 ： 39。?? ： 39。2ooff? ，如圖 所 示。 1 8 0 o2 2 5 o270 o315 o0 o45 o90 o135 ooT 圖 相位增量為 /4? 時(shí)相位幅度的映射關(guān)系 基于 FPGA 的 任意波形發(fā)生器的設(shè)計(jì)與 實(shí)現(xiàn) 14 1 8 0 o2 2 5 o270 o315 o0 o45 o90 o135 o39。 現(xiàn)將相位數(shù)字化（采樣、量化），將 2? 量化成 M 等份，則相位量化的最小間隔為 2/M???? ，這樣造成的結(jié)果是重構(gòu)信號(hào)的幅度值 S 也相應(yīng)離散化 ： 2s in ( ) s in ( ) 1 ,000 2 , . . . ,0S R n R n n MM??? ? ? ? ? ? 式 (26) 由 式 (26)可以看出， S 只能取與相位 n ??? 對(duì)應(yīng)的幅度值。為了不失一般性，下面以正弦信號(hào)的產(chǎn)生 為例來說明DDS 的基本原理。相位累加器的溢出頻率即為合成信號(hào)的頻率。 波形存儲(chǔ)器的輸出數(shù)據(jù)送到 D/A 轉(zhuǎn)換器， D/A 轉(zhuǎn)換 器 將 數(shù)字量形式的波形幅度值 轉(zhuǎn)換成 所要求合成頻率的 模擬量 形式信號(hào) ，從而將波形重新合成出來 。 相位累加器由加法器和寄存器級(jí)聯(lián)構(gòu)成， 它將寄存器的輸出反饋到加法器的輸入端實(shí)現(xiàn)累加的功能。其結(jié)構(gòu)框圖如圖 所示。 奈圭斯特采樣定理告訴我們，當(dāng)抽樣頻率大于或者等于模擬信號(hào)最高頻率的兩 倍時(shí)，可以由抽樣得到的離散信號(hào)無(wú)失真地恢復(fù)出原始模擬信號(hào)。 DDS 原理分析 1973 年， 和 等人在 《 A Digital Frequency Synthesizer》 一文 中首次提出了 DDS 的概念，但限于當(dāng)時(shí)的技術(shù)條件， DDS 并沒有引起人們的足夠重視。 DDS 具有很高的 頻率分辨率、初始相位可控及頻率切換時(shí)間快等突出優(yōu)點(diǎn)，但同時(shí)存在比較嚴(yán)重的雜散 。通過進(jìn)一步的研究，人們提出了一種更為靈活的 DDS 結(jié)構(gòu)，圖 所示 是 基于相位累加器的 DDS 改進(jìn)模型。 DDS 技術(shù)的出現(xiàn)是頻率合成技術(shù)的一次重大變革， 它 突破了前兩代頻率合成技術(shù)的原理， 從 “ 相位 ” 的概 念出發(fā)進(jìn)行頻率合成。目前解決這一問題的辦法是采用小數(shù)分頻合成方法。鎖 相 頻率合成的這些優(yōu)點(diǎn)使其具有廣泛的用途，其中一個(gè)重要的應(yīng)用方向是用高穩(wěn)定的參考頻率振蕩器作為參考 時(shí)鐘 使用環(huán)路鎖定，以提供一系列高純，高穩(wěn)定度的頻率源。如果固定參考頻率rf 不變，則 VCO 的輸出頻率是隨 N 變化的一組不連續(xù)的頻率，其值是 rf 的整數(shù)倍。 它是利用一個(gè)或者幾個(gè)參考頻率源，通過諧波發(fā)生器混頻或分頻，產(chǎn)生大量的諧波或組合頻率，然后用鎖相環(huán)把壓控振蕩器（ Votage Controlled Oscillator， VCO） 的輸出頻率鎖定在某一諧波或者組合頻率上，由 VCO間接產(chǎn)生所需頻率輸出信號(hào)。 這種方法得到的信號(hào)長(zhǎng)期和短期穩(wěn)定度高，頻率切換 速度快，但是大量混頻器和濾波器的使用使大規(guī)模集成不可能，因而體積大、功耗大、調(diào)試難度大，并且雜散抑制不 易 做好。 第一代：直接頻率合成技術(shù)。雜散又稱寄生信號(hào)，分為諧波分量和非諧波分量，主要由頻率合成過 程 中的非線性失真產(chǎn)生，也有頻率合成器內(nèi)外干擾的影響，還與頻率合成方式有關(guān)；相位噪聲是 是瞬間頻率穩(wěn)定度的頻域表示，在頻譜上表現(xiàn)為主譜兩邊連續(xù)噪聲邊帶。 頻率分辨率指兩個(gè)輸出頻率之間的最小間隔 。 對(duì)頻率合成器的基本要求是既要合成所需頻率，又要保證信號(hào)的純凈。 本論文共分 七 章，各章內(nèi)容安排如下： 第一章為緒論，簡(jiǎn)要介紹本文研究工作的發(fā)展 現(xiàn)狀 、目的和意義 以及課題研究的目標(biāo)； 第二章詳細(xì)分析了 DDS 的基本原理及其輸出信號(hào)的頻譜結(jié)構(gòu)，介紹了 DDS頻譜特性改進(jìn)技術(shù)； 第三章 描述任意波形發(fā)生器的設(shè)計(jì)方案和總體結(jié)構(gòu)，并對(duì)各個(gè)模塊硬件電路進(jìn)行了設(shè)計(jì)； 第四章介紹了基于 FPGA 的控制模塊、 DDS 波形發(fā)生模塊和調(diào)制模塊的具體設(shè)計(jì) 以及 DDS 雜散抑制技術(shù)具體實(shí)現(xiàn)； 第五章介紹了波形 發(fā)生器的軟件設(shè)計(jì)，從固件代碼、驅(qū)動(dòng)程序及用戶程序三個(gè)方面進(jìn)行了說明； 第六章對(duì)本文設(shè)計(jì)的任意波形發(fā)生器的具體性能測(cè)試作了說明 ； 第七章對(duì)本文的研究工作進(jìn)行了總結(jié)，并指明了該課題進(jìn)一步的研究方向。10%； （ 9） 幅度范圍： 3V~+3V； （ 10） 偏置范圍 ： ~+； （ 11） 頻 率準(zhǔn)確度： ≤177。 如何降低任意波形發(fā)生器的成本，并提高其性能指標(biāo)是本課題研究的重點(diǎn)。 我國(guó)研制任意波形發(fā)生器是從上世紀(jì) 90 年代開始的 ，近年來有一批本土廠商奮起直追，并取得了可喜的成果。 從發(fā)展?fàn)顩r來看， 國(guó)外 任意波形發(fā)生器 的研制及生 產(chǎn) 技術(shù)已經(jīng)較為成熟 。 目前市場(chǎng)上的任意波形發(fā)生器主要采用直接數(shù)字合成（ Direct Digital Synthesuzer， DDS）技術(shù)，這種波形發(fā)生器不僅可以產(chǎn)生可變頻的載頻信號(hào)、各種調(diào)制信號(hào)，同時(shí)還能和計(jì)算機(jī)配合產(chǎn)生用戶自定義的有限帶寬的任意信號(hào)，可以為多種領(lǐng)域的測(cè)試提供寬帶寬、高分辨率的測(cè)試信號(hào)。 （ 3） 信號(hào)還原 功能 在一些軍事、 航空等領(lǐng)域，有些電路運(yùn)行環(huán)境很難估計(jì)，在設(shè)計(jì)完成之后，在現(xiàn)實(shí)環(huán)境中還需要更進(jìn)一步的實(shí)驗(yàn)驗(yàn)證，而有些實(shí)驗(yàn)的成本很高或者風(fēng)險(xiǎn)性很大（如飛機(jī)試飛時(shí)發(fā)動(dòng)機(jī)的運(yùn)行情況），人們不可能重復(fù)作實(shí)驗(yàn)來判斷所設(shè)計(jì)產(chǎn)品的可行性和穩(wěn)定性。 任意波形發(fā)生器 的主要功能 [3]包括： （ 1） 函數(shù)發(fā)生功能 基礎(chǔ)實(shí)驗(yàn)中，為了驗(yàn)證 電路 功能、穩(wěn)定性和可靠性，需要給它施加理想波形，任意波形 發(fā)生器能替代函數(shù)發(fā)生器提供正弦波、方波、三角波、鋸齒波等波形，還具有各種調(diào)制和掃頻能力。如果需要生成較復(fù)雜的波形信號(hào)，電路的復(fù)雜度及設(shè)計(jì)難度都將大大增加。它首先生成一定頻率的正弦信號(hào)，然后再對(duì)這個(gè)正弦信號(hào)進(jìn)行處理，從而輸出其他波形信號(hào)（例如通過比較器可以輸出方波信號(hào)，對(duì)方波信號(hào)通過積分器可以生成三角波信號(hào)等）。從技術(shù)上看，信號(hào)發(fā)生器經(jīng)歷了由模擬信號(hào)發(fā)生器、數(shù)字信號(hào)發(fā)生器到虛擬信號(hào)發(fā)生器 的發(fā)展過程。當(dāng)測(cè)試對(duì)象為系統(tǒng)性能參數(shù)時(shí)，通常采用如下測(cè)量方法：在測(cè)試系統(tǒng)中，系統(tǒng)參數(shù)的測(cè)量基于輸入激勵(lì)和輸出響應(yīng)的對(duì)應(yīng)關(guān)系， 這種方法被稱作 “ 激勵(lì) — 響應(yīng) ” 法 [1]， 如圖 所示。 關(guān)鍵詞： 直接頻率合成 可編程門陣列 通用串行總線 虛擬儀器 Abstract Abstract With the unceasing development of digital signal processing technique and VLSI technology, a new measure instrument—arbitrary waveform generator (AWG) es into being. AWG can meet the desire of plicated and special signal, which represents the developing direction of signal sources. Field programmable gate array (FPGA) has the features of large scale integration, high working frequency and reconfiguration. It can greatly shorten design period, reduce the size of printed circuit board (PCB) and improve system reliability and flexibility to design digital circuit by use of FPGA. By bining direct frequency synthesis (DDS), universal serial bus (USB) and virtual instrument effectively, a low cost, portable and extensible AWG based on FPGA has been realized. The main contents consist of hardware design, logic design and software design are outlined as follows. The thesis systematically introduces the position and working principle of DDS, analyzes the spectrum characteristics of its output, and gives the methods of reducing