【正文】 X工作模式。則表示發(fā)送失敗，器件自動(dòng)重新發(fā)送，如果重新發(fā)送的次數(shù)超過在 ARC_CNT寄存器中的設(shè)定值時(shí)，會(huì)在 IRQ引腳產(chǎn)生重發(fā)次數(shù)超限中斷。 NRF24L01配置接收數(shù)據(jù)： 在配置為接收數(shù)據(jù)時(shí)， nRF24L01接收到數(shù)據(jù)包后，由硬件解析地址數(shù)據(jù)和信息數(shù)據(jù)，當(dāng)接收到有效信息數(shù)據(jù)后，在 IRQ引腳產(chǎn)生中斷，并通知外部處理器讀取數(shù)據(jù)。//清除中斷 } (2)接收數(shù)據(jù) 當(dāng) nRF24L01模塊配置成接收模式后，在接收到數(shù)據(jù)中斷發(fā)生時(shí)，從接收 FIFO讀取數(shù)據(jù)。//接收中斷 SPI_RW_Reg （ WRITE_REG +STATUS， MASK_IRQ_FLAGS） 。 由于無線通信環(huán)境的不確定性，各種環(huán)境下的傳輸效果是不盡相同的，路徑損耗、建筑物影響、人體影響、外界干擾、多徑現(xiàn)象和周圍環(huán)境的吸收等都會(huì)對(duì)傳輸?shù)木嚯x產(chǎn)生一定的影響，只能在一個(gè)給定的條件下進(jìn)行測(cè)試和評(píng)估．因此，分別選擇了不同的 場(chǎng)地 來進(jìn)行測(cè)試。 這個(gè)通信距離與數(shù)據(jù)手冊(cè)上的說明相差較大， 主要是因?yàn)樵谠O(shè)計(jì)過程中考慮到成本問題，無線通信模塊 NRF24L01采用的內(nèi)置天線， 但此距離在室內(nèi)已足夠用了， 當(dāng)然，如果采用高增益天線，將能有效提高通信距離 。另外此設(shè)計(jì)還可以做一些擴(kuò)展，如更換 LED為LCD，顯示更復(fù)雜的數(shù)據(jù)，更換 NRF24L01通信模塊的天線為 高增益天線，可以是無線通信的距離大大的增加。 27 致謝 本課題及學(xué)位論文是在 劉家磊 老師的親切關(guān)懷和悉心指導(dǎo)下完成的。正是由于老師和同學(xué)對(duì)我的幫助和支持，我才能克服一個(gè)一個(gè)困難和疑惑，直至本文的順利完成。從課題的選擇到項(xiàng)目的最終完成，都始終給予我細(xì)心的指導(dǎo)和不懈的支持。體會(huì)到理論知識(shí)對(duì)實(shí)踐有很大的指導(dǎo)作用，只有在正確理論的指引下才能設(shè)計(jì)出合乎實(shí)際需要的硬件電路。 26 結(jié)論 本設(shè)計(jì)采用 ATMEGA48單片機(jī)與無線通信模塊 NRF24L01組建的無線發(fā)射和接收的通信系統(tǒng)，發(fā)射板通過按鍵發(fā)射簡(jiǎn)單數(shù)據(jù)，接收板接收并通過 LED顯示。 在 測(cè)試 中發(fā)現(xiàn)，當(dāng)有人員走 動(dòng)或其他信號(hào)出現(xiàn)的時(shí)候，通信的距離會(huì)變得不穩(wěn)定，這是由于天線是一個(gè)輻射器件，在其附近的物質(zhì)或尺寸的任何改變都會(huì)影響天線的性能，包括輻射增益分布、天線阻抗和調(diào)諧等等 。//標(biāo)志清零 return(RX_pload)。 uint8 nRf24l01_receive_data(void) { while(IRQ_Source!=RX_DR)。發(fā)送 8 Byte的程序如下： void nRf24l01_send_data(uint8*data) { SPI_Write_Buf(WR_TX_PLOAD,data,8)。即可判斷是發(fā)送完成中斷。 軟件設(shè)計(jì)總體流程圖主要分為發(fā) 送 端流程圖和接收端流程圖， 具體 流程圖如 附錄 C所示。若從按鍵模塊接收到數(shù)據(jù)．則啟動(dòng) nRF24L01發(fā)送數(shù)據(jù)。 測(cè)試是一個(gè)必不可少的環(huán)節(jié)，測(cè)試的目的是為了發(fā)現(xiàn)錯(cuò)誤，進(jìn)而分析出錯(cuò)誤的原因，沒有發(fā)現(xiàn)錯(cuò)誤的測(cè)試也是有意義的測(cè)試。即按鍵一次按下或抬起被錯(cuò)誤地認(rèn)為是多次按鍵動(dòng)作，這種情況是不允許出現(xiàn)的。 鍵盤通常使用機(jī)械觸電式按鍵開關(guān)，其主要功能是把機(jī)械上的通斷轉(zhuǎn)換為電氣上的邏輯關(guān)系。 S1S7 鍵發(fā)射一次 ,接收板上面 LED閃爍一次，代表接收到數(shù)據(jù)一次。 0 模式錯(cuò)誤未發(fā)生； 1 模式錯(cuò)誤發(fā)生。 MODF： SPI模式錯(cuò)誤標(biāo)志位。在數(shù)據(jù)傳輸過程中， SPIF將在第 8個(gè) SCK周期后被置位，可通 過讀 SPISR寄存器和 SPI數(shù)據(jù)寄存器 SPIDR，清除 SPIF位。對(duì)該寄存器進(jìn)行讀操作時(shí)所訪問的輸入部分是雙 緩沖的，但寫操作則直接將數(shù)據(jù)送到串行移位寄存器。 表 5 SPI波特率選擇寄存器 SPIBR 20 SPPR2～ SPPR0： SPI波特率預(yù)選擇位。 SPC0：串行引腳控制位 (Serial PinContr01)。 0 輸出緩沖使能； 1 輸出緩沖無效。當(dāng) SPI工作從機(jī)模式時(shí)，不管 MODFEN位為何值， SS引腳僅輸入有效。 表 2 SS輸入 /輸出選擇 (2) SPI 控制寄存器 2— SPICR2 表 3 SPI 控制寄存器 2— SPICR2 19 MODFEN：模式故障功能使能位 。 SSOE：隨從選擇輸出使能位。 0 時(shí)鐘選擇高電平激活， SCK 閑置為低電 平 ； 1 時(shí)鐘選擇低電平激活， SCK 閑置為高電平。 0 隨從模式； 1 主控模式。 SPTIE： SPI 數(shù)據(jù) 傳輸中斷使能。每次 SPISR 中 SPIF或 MODF 標(biāo)志置位時(shí)，發(fā)出硬件中斷請(qǐng)求。當(dāng) SPI 控制寄存器 SPICR2 的 SPC0＝ l 時(shí)， SPI系統(tǒng)工作在雙 工模式下。在從機(jī)模式下，串行時(shí)鐘 (SCLK)由主機(jī)產(chǎn)生，從機(jī) SPI 的 SCK 引腳作為輸入口。如果此時(shí) SPI 的移位寄存器為空，則數(shù)據(jù)立即被傳送到移位寄存器，數(shù)據(jù)在串行時(shí)鐘 (SCK)的控制下從 MOSI 引腳串行移出，傳送到從機(jī)設(shè)備。 SPI 工作模式 SPI 的工作模式主要有 3 種：主機(jī)模式、從機(jī)模式和雙工模式。將 SS 設(shè)置為高電平，其它引腳任意； 3. 將 SS 引腳設(shè)置為低電平以通知從機(jī)準(zhǔn)備進(jìn)行數(shù)據(jù)交換； 4. 將要發(fā)送的數(shù)據(jù)送入 SPDR 寄存器，觸發(fā)一次通訊。沒有寫入緩沖。在 SPI 模塊的內(nèi)部有一個(gè) 8 位移位數(shù)據(jù)寄存器 SPDR，用于保存用戶需要發(fā)送的字節(jié)；同時(shí)通過通訊接收到的數(shù)據(jù)也保存在該寄存器中。在 CSN 為低的情況下， CE 協(xié)同 NRF24L01 的 CONFIG 寄 存器共同決定 NRF24L01 的狀態(tài) 。 MOSI：芯片控制數(shù)據(jù)線（ Master output slave input） 。 ATMEGA48 芯片與 NRF24L01 無線模塊連接電路設(shè)計(jì) 電路連接圖如下 : 15 圖 45 AVR48 與 NRF24L01 電路連接圖 本設(shè)計(jì)采用 6線插槽實(shí)現(xiàn)單片機(jī) ATMEGA48 與 NRF24L01 的連接，具體連接如上圖所示， 從 單片機(jī)控制的角度來看，我們只需關(guān)注 NRF24L01 的 六個(gè)控制和數(shù)據(jù)信號(hào)，分別為 CSN、 SCK、 MISO、 MOSI、 IRQ、 CE。 其引腳電路圖如下所示： 圖 42 AVR 引腳圖 按鍵模塊：按鍵模塊主要有 8 個(gè)按鍵組成，分別控制接收板 LED的顯示，其電路圖如下所示： 圖 43 按鍵模塊電路圖 14 電源模塊： 電源模塊主要有 2 節(jié) 7 號(hào)電池和電池夾構(gòu)成，可以提供 3V 電源，直接供 ATMEGA48 單片機(jī)直接使用，不用進(jìn)行電壓轉(zhuǎn)換。 硬件電路總體設(shè)計(jì) 硬件設(shè)計(jì)是整個(gè)系統(tǒng)的基礎(chǔ)，要考慮的方方面面很多，除了實(shí)現(xiàn)此設(shè)計(jì)基本功能以外，主要還要考慮如下幾個(gè)因素：①系統(tǒng)穩(wěn)定度；②器件的通用性或易選購性；③ 軟件編程的易實(shí)現(xiàn)性；④系統(tǒng)其它功能及性能指標(biāo)；因此硬件設(shè)計(jì)至關(guān)重要。 芯片內(nèi)置頻率合成器、功率放大器、晶體振蕩器、調(diào)制器等功能模塊，并融進(jìn)了增強(qiáng)式 ShockBurst 技術(shù) ，其中輸出功率和通信頻道可通過程序進(jìn)行配置。 10 第 3章 NRF24L01 無線模塊特性 NRF24L01是單片射頻收發(fā)芯片，工作于 ～ 2． 5 GHz ISM頻段。 AVR 的堆棧指針由 I/O空間中的兩個(gè) 8 位寄存器實(shí)現(xiàn)。在此聚集了子程序和中斷堆棧。 9 圖 26 X、 Y、 Z 寄存器 (3)堆棧指針 堆棧指針主要用來保存臨時(shí)數(shù)據(jù)、局部變量和中斷 /子程序的返回地址。 ? Bit 1 – Z: 零標(biāo)志 表明算術(shù)或邏輯操作結(jié)果為零。此標(biāo)志對(duì)于 BCD 運(yùn)算非常有用。 I 也可以通過 SEI 和 CLI 指令來置位和清零。 AVR 中斷寄存器 SREG 定義如下 所示： 8 圖 25 中斷寄存器 ? Bit 7 – I: 全局中斷使能 置位時(shí)使能全局中斷。如指令集所述，所有 ALU 運(yùn)算都將影響狀態(tài)寄存器的內(nèi)容。 ATmega48 的程序存儲(chǔ)器映像 如圖所示： 圖 23 ATmega48 的程序存儲(chǔ)器映像 ATMEGA48 芯片 CPU 內(nèi)核 CPU 的主要任務(wù)是保證程序的正確 執(zhí)行。因?yàn)樗械?AVR 指令為 16 位或 32位，故而 Flash 組織成 2K x 16。此時(shí) CPU 將工作于低于晶振所要求的電源電壓。 EEPROM的訪問由地址寄存器，數(shù)據(jù)寄存器和控制寄存器決定。最后是 512字節(jié)的數(shù)據(jù) SRAM。 SRAM 數(shù)據(jù)存儲(chǔ)器 ： ATmega48 是一個(gè)復(fù)雜的微控制器，其支持的外設(shè)要比預(yù)留的64個(gè) I/O(通過 IN/OUT指令訪問 )所能支持的要多。 ATMEGA48 芯片概述 ATMEGA48 單片機(jī)主要有一下特點(diǎn)： 能、低功耗 8 位 單片機(jī)， RISC 結(jié)構(gòu)，最高 20MIPS 的速度； 片內(nèi)有 4K 可在線編程 (ISP)FLASH ROM，可擦寫 10,000 次； 片內(nèi)有 512字節(jié) SRAM和 256字節(jié) EEPROM， 可以對(duì)鎖定位進(jìn)行編程以實(shí)現(xiàn)用戶程序的加密 。若發(fā)送成功，則產(chǎn)生 TX_DS中斷；若重發(fā)超限，則產(chǎn)生 MAX_RT中斷；若發(fā)送成功，則繼續(xù)發(fā)送，否則進(jìn)行出錯(cuò)處理。 軟件設(shè)計(jì)思路 主程序比較簡(jiǎn)單，各模塊初始化完成后，調(diào)用 NRF24L01 發(fā)射程序，發(fā)射由鍵盤接收來的數(shù) 據(jù)，接收端調(diào)用接收程序，接收并通過 LED 顯示。 單片機(jī)接收模塊：此模塊主要有 ATMEGA48 單片機(jī)構(gòu)成。 設(shè)計(jì)思路 本系統(tǒng)主要采用主控制器 AVR48 單片機(jī)和 NRF24L01 無線通信模塊來實(shí)現(xiàn) 系統(tǒng)的主要功能。 NRF24L01 無線通信模塊 采用 FSK調(diào)制，內(nèi)部集成 NORDIC 自己的 Enhanced Short Burst協(xié)議。這些優(yōu)點(diǎn)已經(jīng)普遍被認(rèn)同，所以 無線通信的技術(shù) 的發(fā)展越來越快。 2 第 1章 緒論 本章主要介紹了 本設(shè)計(jì)的概況，設(shè)計(jì)背景和主要實(shí)現(xiàn)的功能，以及硬件設(shè)計(jì)思路和 軟件設(shè)計(jì)思路。目前，政府應(yīng)該開始積極考慮 3G 牌照發(fā)放和商用問題，把握住這個(gè)移動(dòng)業(yè)界的巨大歷史機(jī)遇。從歐美發(fā)達(dá)國家的經(jīng)驗(yàn)來看，由于其移動(dòng)話音用戶的普及率高，通過發(fā)展用戶實(shí)現(xiàn)增長的模式已成為歷史。比如 3G 和 WLAN、 UWB等，都可實(shí)現(xiàn)互補(bǔ)效應(yīng)。ATMEGA48 I 目 錄 引 言 ........................................................................................................................................... 1 第 1 章 緒論 ........................................................................................................................... 2 設(shè)計(jì)概況 .................................................................................................... 2 設(shè)計(jì)背景 ........................................................................................................... 2 實(shí)現(xiàn)的可行性 ................................................................................................... 2 設(shè)計(jì)思路 .................................................................................................... 2 硬件設(shè)計(jì)思路 ................................................................................................. 3