【正文】 ....................................................................................................................................................... 14 致 謝 .................................................................................................................................................................. 15 參 考 文 獻 ........................................................................................................................................................ 16 1 1 緒論 隨著科學技術的日新月異的發(fā)展， 各種各樣的電子產品也正在逐 步向著高精尖技術方向發(fā)展。 1. 1 信號發(fā)生器的發(fā)展 信號發(fā)生器是一種歷史最為悠久的測量儀器。由于早期的信號發(fā)生器機械結構比較復雜，功率比較大，電路比較簡單 (與數(shù)字儀器、示波器等相比 )，因此發(fā)展速度較慢。 信號發(fā)生器分類 信號發(fā)生器的應用非常廣泛，種類也相當繁多。這種發(fā)生器的特性是受測量對象的要求 2 所制約的。但也可以通過頻率合成技術來 獲得所需的頻率 利用頻率合成技術制成的信號發(fā)生器 。 基于頻率合成原理制成的信號發(fā)生器，由于可以獲得很高的頻率穩(wěn)定度和精確度，因此發(fā)展非常迅速。 所謂直接頻率合成技術 就是用倍頻、分頻和混頻電路對一個或幾個基準頻率進行加、減、乘和除的運算，從而產生所需要的頻率信號，并通過窄帶濾波器選出。這兩種合成方法的主要區(qū)別在于所使用的參考頻率源的數(shù)目不同。 直接頻率合成器的頻率范圍寬，頻率轉換較快，可以達到微秒級，頻率間隔較 3 小 ( 210? Hz)，工作穩(wěn)定可靠 。同時，它的低噪聲跟蹤特性也得到人們的高度重視，發(fā)展越來越快，以致于今天被廣泛的應用于無線電技術領域的各個方面。其主要由四部分構成，晶 體參考頻率源提供基準頻率 fs，壓控振蕩器的輸出頻率 fo 經分頻器分頻后，送入鑒相器，與基準頻 率進行相位比較，從而產生誤差信號，并以此誤差信號來調整壓控振蕩器的輸出。由于它是采取閉環(huán)控制的，系統(tǒng)的輸出頻率改變后，重新達到穩(wěn)定的時間也就比較長。直接數(shù)字頻率合成技術 (簡稱 DDS)的理論早在七十年代就被提出。與其他頻率合成方法相比較，直接數(shù)字頻率合成技術的主要優(yōu)點是易于程控，相位連續(xù)，輸出頻率穩(wěn)定度高，分辨率高。目前， DDS 系統(tǒng)的時鐘頻率己經超過了 ， 其輸出頻率已高達 800MHZ。它是作為專用集成電路（ ASIC）領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 3） FPGA 內部有豐富的觸發(fā)器和 I／ O 引腳。 目前 FPGA 的品種很多，有 XILINX 的 XC 系列、 TI公司的 TPC 系列、 ALTERA公司的 FIEX 系列等。掉電后， FPGA 恢復成白片，內部邏輯關系消失，因此， FPGA 能夠反復使用。 FPGA是新一代的數(shù)字邏輯器件，也是近幾年來集成電路發(fā)展最快的品種之一。也是本設計選擇 FPGA 的主要原因。 QuartusⅡ 支持 Altera 的 IP 內核，包含了 LPM/MegaFunction 宏功能模塊庫。 用戶首先對所做項目進行設計，明確設計目的 、設計要求。最后將設計配置到目標器件中進行硬件驗證與測試。同樣。 頻率測量方案很多，但在不同的需求場合不同 的需求精度來說 所采用的方案也不相同，對于符合本設計要求的方案主要有以下兩種： 方案一：用專用頻率計模塊來測量頻率，如 ICM7216 芯片，其 內部帶放大整形電路，可以直接輸入正弦信號，外部振蕩部分選用一塊高精度晶振和兩個低溫度系數(shù)電容構成 10MHz 振蕩電路，其轉換開關具有 ， ， 1s， 10s 四種閘門時間，量程可以自動切換，待計數(shù)過程結束時顯示測頻結果。 modelsim 簡介 Mentor 公司的 ModelSim是業(yè)界最優(yōu)秀的 HDL 語言仿真軟件，它能提供友好的 8 仿真環(huán)境，是業(yè)界唯一的單內核支持 VHDL 和 Verilog 混合仿真的仿真器。利用正弦信號的相位與時間呈線性關系特性，利用查表的方式得到信號的瞬時幅值，從而實現(xiàn)頻率合成。 2． 兩種方法可以改變輸出信號的頻率： (1): 改變查表尋址的時鐘 CLOCK 頻率，可以改變輸出波形頻率。累加器的值作為查表地址。查詢表把輸入的地址相位信息映射成正弦波幅度的數(shù)字量信號，驅動 DAC，輸出模擬量。由取樣定理，所產生的信號頻率不能超過時鐘頻率的一半，在實際運用中，為了保證信號的輸出質量，輸出頻率不要高于時鐘頻率的 33%,以避免混疊或諧波落入有用輸出頻帶內。 通常用頻率增量來表示頻率合成器的分辨率， DDS 的最小分辨率為 m in 2 cNff?? 11 這個增量也就是最低的合成頻率。即由 DDS 的相位累加器的字寬和ROM 函數(shù)表決定。失真與雜波的成分可分為以下幾個部分： ⑴，采樣信號的鏡像頻率分量。 ⑵ D/A 的字寬決定了它的分辨率，它所決定的雜散噪聲分量，滿量程時，對信號的信噪比影響可表示為 S/D+N =+ 其中 B為 D/A 的字寬，對于 10位的 D/A，信噪比可達到 60dB 以上。 ⑶ 相位累加器截斷造成的雜波。這些雜波分量的幅度較小。但考慮到低通濾波器的特性和設計難度以及對輸出信號雜散的抑制，實際的輸出頻率帶寬仍能達到 40%fs。時鐘頻率越高，轉換時間越短。目前，大多數(shù) DDS 的分辨率在 1Hz 數(shù)量級，許多小于 1mHz 甚至更小。當 DDS 的波形存儲器分別存放正弦和余弦函數(shù)表時，既可得到正交的兩路輸出。采用 GaAs工藝的 DDS芯片工作頻率可達 2GHz左右。利用簡單的器件就能實現(xiàn)復雜的數(shù)據(jù)測量、統(tǒng)計和顯示，體現(xiàn)了現(xiàn)在電子技術在生產和生活中的巨大成效，達到了設計題目本身的要求。以內。如果將單片機應用到測量系統(tǒng)中將會使系統(tǒng)功能得到很大的提高。焦素敏副教授學習上給予了莫大的幫助和指導，謹此向導師焦素敏副教授致以最誠摯的感謝。 再次感謝所有關心、幫助和支持過我的人們，我能順利完成學業(yè)，與你們的關愛是分不開的。 sons, [15] 林敏，芳穎立 .VHDL 數(shù)字系統(tǒng)設計與高層次綜合電子工業(yè)出版社 .2021 [16] 潘松，王國棟 .VHDL 實用教程 .北京：電子科技大學出版社 .2021 [17] 黃智偉 ,王彥 ,陳文光 ,朱衛(wèi)華 .全國大學生電子設計競賽訓練 教程 .北京 :電子工業(yè)出版社 .2021 。實驗 最后要感謝我的家人和親人對我學習的鼓勵和支持。 15 致 謝 本論文的撰寫是在導師張慶輝 副教授的悉心指導下完成的，從課題的立項到程序的開發(fā)與研究到本論文的開題、寫作、審稿直至定稿，整個過程中導師都給予了我極大的關心、支持和細心指導。 在設計過程中，由于時間 有限 ， 缺乏經驗以及 資料準備的不足，不可避免地使本次設計的結果有許多不足之處。 測量兩路信號時，將信號分別接到系統(tǒng)的兩個輸入端口上，在開關斷開的狀態(tài)下，數(shù)碼管顯示的數(shù)據(jù)為信號的頻率；開關閉合，數(shù)碼管則顯示的是兩路信號的相位差。其來源主要有三個：相位累加器相位舍位誤差造成的雜散；幅度量化誤差（由存儲器有限字長引起）造成的雜散和 DAC 非理想特性造成的雜散。 局限性 （ 1）輸出頻帶范圍有限 由于 DDS 內部 DAC 和波形存儲器（ ROM）的工作速度限制，使得 DDS 輸出的最高頻有限。 （ 5）輸出波形的靈活性 只要在 DDS 內部加上相應控制如調頻控制 FM、調相控制 PM 和調幅控制 AM， 13 即可以方便靈活地實現(xiàn)調頻、調相和調幅功能，產生 FSK、 PSK、 ASK 和 MSK 等信號。 （ 3）頻率分辨率