【正文】 點(diǎn)、用途 現(xiàn)場可編程門陣列 FPGA是一種高密度可編程邏輯器件，其邏輯功能是通過把設(shè)計(jì)生成的數(shù)據(jù)文件配置進(jìn)芯片內(nèi)部的靜態(tài)配置數(shù)據(jù)存儲器（ SRAM）來實(shí)現(xiàn)的，具有可重復(fù)編程性，可以靈活實(shí)現(xiàn)各種邏輯功能。 FPGA的配置是有時(shí)序要求的，如果 FPGA本身不能控制配置時(shí)序，就需要外部配置器件來進(jìn)行時(shí)序控制。這樣不僅節(jié)約了成本，還有效地縮小了系統(tǒng)體積。使用 Altera串行配置器件來完成。 光耦的介紹 光耦的簡介 光耦合器（ opticalcoupler，英文縮寫為 OC）亦稱光電隔離器或光電耦合器，簡稱光耦。 耦合器以光為媒介傳輸電信號。輸入的電信號驅(qū)動(dòng)發(fā)光二極管（ LED），使之發(fā)出一定波長的光，被光探測器接收而產(chǎn)生光電流，再經(jīng)過進(jìn)一步放大后輸出 。所以，它在長線傳輸信息中作為終端隔離元件可以大大提高信噪比。在單片開關(guān)電源中，利用線性光 10 耦合器可構(gòu)成光耦反饋電路，通過調(diào)節(jié)控制端電流來改變占空比，達(dá)到精密穩(wěn)壓目的。因此光電耦合器件的共模抑制比很大，所以，光電耦合器件可以很好地抑制干擾并消除噪音。 無觸點(diǎn)、壽命長、體積小、耐沖擊。因?yàn)槊恳粋€(gè)DSl820 在出廠時(shí)已經(jīng)給定了唯一的序號，因此任意多個(gè) DSl820 可以存放在同一條單線總線上。開始 8位是產(chǎn)品類型編碼 (DSl820 編碼均為 10H)。 1號存貯器存放溫度值的符號，如果溫度為負(fù) (℃ )，則 1號存貯器 8位全為1 否則全為 0。每只 DS18B20 都可以設(shè)置成兩種供電方式，即數(shù)據(jù)總線供電方式和外部供電方式采取數(shù)據(jù)總線供電方式。可以顯示 8 4行 16 16點(diǎn)陣的漢字 . 也可完成圖形顯示 .低電壓低功耗是其又一顯著特點(diǎn)。 *注釋 3：如背光和模塊共用一個(gè)電源，可以將模塊上的 JA、 JK 用焊錫短接。如下圖所示為液晶顯示部分的電路圖。 數(shù)據(jù)采集控制邏輯單元 數(shù)據(jù)采集控制邏輯單元負(fù)責(zé)采集 16路的溫度數(shù)據(jù)，該單元控制數(shù)據(jù)的采集方式， 16路數(shù)據(jù)怎么采，可以是同時(shí)采，可以采某一個(gè)溫度數(shù)據(jù)，也可以才指定的幾個(gè)溫度數(shù)據(jù)等等。 初始化 單總線上的所有處理均從初始化開始。 圖 43 寫 0時(shí)序 t 0 t 1 6 0 u s 1 u s1 5 u s4 5 u s 圖 44 寫 1時(shí)序 (3)讀時(shí)間隙 見圖 to時(shí)刻從高拉至低電平時(shí)總線只須保持低電平 l7ts。帶中文字庫的 128X64內(nèi)部提供 128 2字節(jié)的字符顯示 RAM 緩沖區(qū)（ DDRAM）。字符顯示 RAM 在液晶模塊中的地址 80H～ 9FH。這個(gè)指令不改變 DDRAM 的內(nèi)容 19 顯示狀態(tài)開 /關(guān) 0 0 0 0 0 0 1 D C B D=1: 整體顯示 ON C=1: 游標(biāo) ON B=1:游標(biāo)位置反白允許 進(jìn)入點(diǎn) 設(shè)定 0 0 0 0 0 0 0 1 I/D S 指定在數(shù)據(jù)的讀取與寫入時(shí) ,設(shè)定游標(biāo)的移動(dòng)方向及指定顯示的移位 游標(biāo)或顯示移位控制 0 0 0 0 0 1 S/C R/L X X 設(shè)定游標(biāo)的移動(dòng)與顯示的移位控制位 。除非再次變更“ RE”的狀態(tài)，否則使用相同的指令集時(shí)，不需要重新設(shè)置“ RE”。顯示 ASCII 字符過程與顯示中文字符過程相同。 圖 49 串口數(shù)據(jù)線模式數(shù)據(jù)傳輸過程 時(shí)序圖 V I N 1V I L 1T A ST A HT P WT A HT RV a l i d d a t aT CT HT D S WR SR / WED B 0 D B 7 圖 410 MPU寫資料到 ST7920（ 8位數(shù)據(jù)線模式） 21 串口讀寫時(shí)序 V a l i d d a t aT C S ST C S HT S C Y CT S L WT S H WT fT rT S D HT S D SC SS C L KS I D 圖 411（加入表述，這個(gè)是什么的圖） 22 初始化流程圖 用到 12864 液晶顯示時(shí)首先要用其進(jìn)行初始化下面兩圖分別介紹了 8位 元軟件初始化和 4位元軟件初始化。 25 第五章 結(jié)論 溫度作為一個(gè)重要的物理量，是工業(yè)生產(chǎn)過程中最普遍、最重要的工藝參數(shù)之一。對溫度測量的要求也越來越高，而且測量范圍也越來越大，對溫度的檢測技術(shù)的要求也越來越高。由于 FPGA 具有集成度高，高速、高效率，內(nèi)部有嵌入式陣列塊等特點(diǎn)，易于實(shí)現(xiàn) FIFO 和 ROM，可使整個(gè)溫度測量系統(tǒng)主要由硬件實(shí)現(xiàn)。在日常的學(xué)習(xí)生活中也給予我悉心的關(guān)懷，使我在工作和生活中得到了許多啟迪。 感謝實(shí)驗(yàn)室的許嬌嬌學(xué)姐，虞曉鳳學(xué)姐，陳俊先 同學(xué)等人，他們對我的論文提出了寶貴的意見，在我遇到困難時(shí)給我巨大的幫助，尤其是許嬌嬌學(xué)姐，她給我提供的資料，在我的論文中起到了非常大的作用。 。最后感謝我的家人，謝謝他們在我多年求學(xué)生活中給予我各方面的支持和理解。在此，我向劉智教授致以最真誠的感謝和最崇高的敬意。論文的整個(gè)進(jìn)行過程中，都傾注了老師全部的心血。 本設(shè)計(jì)采用 FPGA芯片做為數(shù)據(jù)處理控制芯片 ,雖然從成本上增加 ,但 FPGA的VHDL 語言在硬件模塊化構(gòu)建方面具有很大的優(yōu)勢 ,可以利用其內(nèi)部的門電路最大限度地將硬件電路模塊化處理 ,極大降低了后期故障查檢的工作量。溫度作為一個(gè)重要的物理量，是工業(yè)生產(chǎn)過程中最普遍、最重要的工藝參數(shù)之一。用FPGA 做出 SPI 的通信時(shí)序，對液晶進(jìn)行讀寫操作，從而完成對液晶的讀寫操作。欲在某一個(gè)位置顯示中文字符時(shí)，應(yīng)先設(shè)定顯示字符位置，即先設(shè)定顯示地址，再寫入中文字符編碼。在接收到 RW(SID)和 RS(CS)的信號后，每一八位數(shù)據(jù)的指令將被分為兩部分進(jìn)行接收，高 4 位元 (DB7DB4)的指令將被放在第一個(gè)位元的 LSB 部分，而低 4 位元 (DB3DB0)的指令則被放在第二個(gè)位元的 LSB部分，另四位元?jiǎng)t都為 0。即讀取 BF＝ 0，才能接受新的指令；如果在送出一條指令前不檢查 BF 狀態(tài)，則需要延時(shí)一段時(shí)間，以確保上一條指令執(zhí)行完畢，具體指令執(zhí)行時(shí)間參照指令表。字符顯示的 RAM的地址與 32 個(gè)字符顯示區(qū)域有著一一對應(yīng)的關(guān)系，其對應(yīng)關(guān)系如表所示。根據(jù)寫入內(nèi)容的不同，可分別在液晶屏上顯示 CGROM（中文字庫）、 HCGROM（ ASCII 碼字庫）及 CGRAM（自定義字形）的內(nèi)容。讀位子程序 (讀得的位到 C中 )： t 0 t 1 6 0 u s 1 u s1 5 u s4 5 u s主 機(jī) 起 作 用D S 1 8 B 2 0 起 作 用上 拉 電 阻 起 作 用 圖 45 18 18b20 讀寫仿真時(shí)序的結(jié)果 圖 46 由仿真結(jié)果可以看到能很好地根據(jù)手冊的時(shí)序圖要求做出相關(guān)的讀寫時(shí)序，能很多地完成 18b20 的讀寫操作。 t 0 t 1t 2t 3t 44 0 0 u s 9 6 0 u s1 5 u s 6 0 u s4 8 0 u s6 0 u s 2 4 0 u s 17 圖 42 初始化時(shí)序 (2)寫時(shí)間隙 當(dāng)主機(jī)總線 to時(shí)刻從高拉至低電平時(shí)，就產(chǎn)生寫時(shí)間隙，見下兩圖從 to時(shí)刻開始 15us之內(nèi)應(yīng)將所需寫的位送到總線上 ,DSl820在 t后 1560us間對總線采樣 .若低電平 ,寫入的位是 0,見圖 ； 若高電平寫入的位是 1， 見圖 2位間的間隙應(yīng)大于 1us。 液晶控制邏輯單元 液晶控制邏輯單元 負(fù)責(zé)把處理好的數(shù)據(jù)發(fā)給 12864進(jìn)行顯示，因此該單元主要是產(chǎn)生 12864的讀寫信號。 15 第四章 基于 FPGA的多路溫度采集與處理系統(tǒng)的軟件設(shè)計(jì) FPGA內(nèi)部資源分配 液 晶 控 制 邏 輯 單 元F P G A 邏 輯 運(yùn) 算 中心數(shù) 據(jù) 緩 存數(shù) 據(jù) 采 集 控 制 邏 輯 單 元P L L1 6 路 溫 度 采 集C S M O S IS C LK 圖 41 總體流程圖 （圖不行，最起碼有個(gè)邊框表示這些是 FPGA 內(nèi)部的， CS、 MOSI、 SCLK把文字放到線上就行了，不用有框括著） FPGA邏輯運(yùn)算中心 FPGA邏輯運(yùn)算中心負(fù)責(zé)所有的數(shù)據(jù)處理以及各部分單元邏輯之間的關(guān)聯(lián)。串行的方式是使用標(biāo)準(zhǔn)的 SPI 通信方式，使用這種方式能節(jié)省大量的 IO管腳。 基本特性 : ? 低電源電壓（ VDD:++） ? 顯示分辨率 :128 64 點(diǎn) ? 內(nèi)置漢字字庫，提供 8192 個(gè) 16 16 點(diǎn)陣漢字 (簡繁體可選 ) ? 內(nèi)置 128 個(gè) 16 8 點(diǎn)陣字符 ? 2MHZ 時(shí)鐘頻率 ? 顯示方式： STN、半透、正顯 ? 驅(qū)動(dòng)方式： 1/32DUTY， 1/5BIAS ? 視角方向： 6 點(diǎn) 26 25 24 23 22 21 20 21 S S S S S S S S 26 25 24 23 22 21 20 21 S S S S S 26 25 24 13 ? 背光方式：側(cè)部高亮白色 LED，功耗僅為普通 LED 的 1/5— 1/10 ? 通訊方式：串行、并口可選 ? 內(nèi)置 DCDC 轉(zhuǎn)換電路，無需外加負(fù)壓 ? 無需片選信號，簡化軟件設(shè)計(jì) ? 工作溫度 : 0℃ +55℃ ,存儲溫度 : 20℃ +60℃ 管腳定義 表 35 管腳號 管腳名稱 電平 管腳功能描述 1 VSS 0V 電源地 2 VCC +5V 電源正 3 V0 對比度（亮度）調(diào)整 4 RS(CS） H/L RS=“ H” ,表示 DB7—— DB0 為顯示數(shù)據(jù) RS=“ L” ,表示 DB7—— DB0 為顯示指令數(shù)據(jù) 5 R/W(SID) H/L R/W=“ H” ,E=“ H” ,數(shù)據(jù)被讀到 DB7—— DB0 R/W=“ L” ,E=“ H→ L” , DB7—— DB0 的數(shù)據(jù)被寫到 IR 或 DR 6 E(SCLK) H/L 使能信號 7 DB0 H/L 三態(tài)數(shù)據(jù)線 8 DB1 H/L 三態(tài)數(shù)據(jù)線 9 DB2 H/L 三態(tài)數(shù)據(jù)線 10 DB3 H/L 三態(tài)數(shù)據(jù)線 11