arm處理器的工作模式(ppt40頁(yè))(文件)
【正文】 異常處理程序處放置死循環(huán)。在當(dāng)異常中斷處理程序執(zhí)行完成后，程序返回到發(fā)生中斷的指令的下條指令處執(zhí)行。復(fù)位后， ARM處理器在禁止中斷的管理模式下，從地址 0x00000000或 0xFFFF0000開始執(zhí)行指令。 ARM異常 ? 軟件中斷異常 – 該異常由執(zhí)行 SWI指令產(chǎn)生，可使用此機(jī)制進(jìn)行軟件仿真。 – 系統(tǒng)的外設(shè)可通過(guò)該異常請(qǐng)求中斷服務(wù)。ARM處理器對(duì)異常中斷的響應(yīng)過(guò)程如下 ： 保存返回地址 將引起異常指令的下一條指令的地址保存到新的異常模式 x下的 R14，即 R14mode中，使異常處理程序執(zhí)行完后能正確返回原程序。 一般地說(shuō)，矢量地址處將包含一條指向相應(yīng)程序的轉(zhuǎn)移指令，從而可跳轉(zhuǎn)到相應(yīng)的異常中斷處理程序處執(zhí)行異常中斷處理程序 。 ? 恢復(fù) CPSR的值 將 SPSR復(fù)制回 CPSR中。 如果發(fā)生了指令預(yù)取中止異常，無(wú)論是在 ARM狀態(tài)還是Thumb狀態(tài)，其返回指令為： SUBS PC, R14_abt, 4 ；重新執(zhí)行被中止的指令 ARM異常 ? 數(shù)據(jù)中止（ Abort ）異常返回 如果發(fā)生了數(shù)據(jù)中止異常，無(wú)論是在 ARM狀態(tài)還是 Thumb狀態(tài)，其返回指令為： SUBS PC, R14_abt, 8 重新執(zhí)行被中止的指令 ? 軟件中斷指令（ SWI）異常返回 用于進(jìn)入管理模式，常用于請(qǐng)求執(zhí)行特定的管理功能。 處理器執(zhí)行以下程序返回，無(wú)論是在ARM狀態(tài)還是 Thumb狀態(tài)： MOVS PC, R14_und 以上指令恢復(fù) PC（從 R14_und）和 CPSR（從SPSR_und）的值，并返回到未定義指令后的下一條指令。 ARM的異常 ARM中斷的優(yōu)先級(jí) ARM異常 優(yōu)先級(jí) 異 常 1（最高） 復(fù)位 2 數(shù)據(jù)中止 3 FIQ 4 IRQ 5 預(yù)取指令中止 6（最低） 未定義指令、 SWI 演講完畢，謝謝觀看！ 。 這是因?yàn)樵谠缙诘?26位地址空間的 ARM處理器中，曾使用地址 0x00000014來(lái)捕獲落在地址空間之外的 load和 store存儲(chǔ)器地址。 ARM異常 ? 未定義指令異常返回 當(dāng) ARM處理器遇到不能處理的指令時(shí)，會(huì)產(chǎn)生未定義指令異常。 可以認(rèn)為應(yīng)用程序總是從復(fù)位異常處理程序開始執(zhí)行的，因此復(fù)位異常處理程序不需要返回。 ? FIQ模式還有額外的專用寄存器R8_fiq～ R12_fiq，使用這些寄存器可以加快快速中斷的處理速度。 ARM異常 設(shè)置當(dāng)前狀態(tài)寄存器 CPSR中的相應(yīng)位 ? 設(shè)置 CPSR模式控制位 CPSR［ 4： 0］，使處理器進(jìn)入相應(yīng)的執(zhí)行模式； ? 設(shè)置中斷標(biāo)志位 （ CPSR［ 6］ =1），禁止 IRQ中斷； ? 設(shè)置中斷標(biāo)志位 （ CPSR［ 7］ =1）禁止 FIQ中斷，當(dāng)進(jìn)入 Reset或 FIQ模式時(shí)。 – FIQ支持?jǐn)?shù)據(jù)傳送和通道處理，并有足夠的私有寄存器，從而在應(yīng)用中可避免對(duì)寄存器保存的需求，減少了開銷。 ? 數(shù)據(jù)中止（訪問數(shù)據(jù)存儲(chǔ)器中止） – 若處理器數(shù)據(jù)訪問指令的地址不存在，或該地址不允許當(dāng)前指令訪問時(shí)，產(chǎn)生數(shù)據(jù)中止異常。若協(xié)處理器沒有響應(yīng)，就會(huì)出現(xiàn)未定義指令異常。 中斷處理與子程序調(diào)用的區(qū)別： 中斷是隨機(jī)的，并且與正在執(zhí)行的程序無(wú)關(guān)；子程序調(diào)用是程序的主動(dòng)行為，并且與正在執(zhí)行的程序密切相關(guān)。例如，跳轉(zhuǎn)指令， B、 BL、 BLX和 BX。 ARM程序的三種執(zhí)行流程 ? 順序流程： 每執(zhí)行一條 ARM指令，程序計(jì)數(shù)器 （ PC）的值加 4；每執(zhí)行一條 Thumb指令，程序計(jì)數(shù)器寄存器（ PC）的值加 2，整個(gè)過(guò)程是按順序執(zhí)行。異常是與當(dāng)前所執(zhí)行的程序有關(guān)的。 中斷是計(jì)算機(jī)系統(tǒng)基本的功能 利用中斷，外設(shè)可以與CPU并行工作，當(dāng)外設(shè)需要傳輸數(shù)據(jù)或控制時(shí)，向 CPU發(fā)出中斷請(qǐng)求信號(hào)。這是中斷的本來(lái)意義。保留位將用于 ARM版本的擴(kuò)展。 ? 保存程序狀態(tài)寄存器 SPSR_mode (Saved Program Status Register) SPSR_mode用來(lái)進(jìn)行異常處理，其功能包括： ─ 保存 ALU中的當(dāng)前操作信息 當(dāng)異常發(fā)生時(shí) , 用來(lái)保存 CPSR的值，從異常返回時(shí)，將 SPSR_mode復(fù)制到 CPSR中，恢復(fù) CPSR的值。 ARM寄存器 (8) ARM的狀態(tài)寄存器 一、兩種程序狀態(tài)寄存器 在 ARM微處理器中，有 CPSR和 SPSR兩種程序狀態(tài)寄存器。所以，一般不這么使用。其他情況下， R14用作通用寄存器。 但這只是一種習(xí)慣用法，用戶也可使用其他
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號(hào)-1