【正文】 VHDL 源程序 ........................................................... 20 系統(tǒng)仿真 /硬件驗證 ............................................................................................................. 21 系統(tǒng)的有關(guān)仿真 ............................................................................................... 21 設(shè)計技巧分析 ...................................................................................................................... 22 系統(tǒng)擴展思路 ......................................................................................................................... 23 總結(jié)致謝 .................................................................................................................................... 24 參考文獻 .................................................................................................................................... 26 南昌工程學(xué)院（本）畢業(yè)設(shè)計（論文） 1 第一章 引言 產(chǎn)品背景介紹 Percy 在 1946 年構(gòu)想出微波爐的概念，在 1950 年取得專利。 5. 硬件調(diào)試 III、畢 業(yè)設(shè)計 (論文 )工作內(nèi)容及完成時間： ～ 完成開題報告； ～ 軟件設(shè)計及仿真 ； ～ 硬件調(diào)試 ； ～ 撰寫論文。(論 文 ) 信息工程學(xué)院 系（ 院） 電子信息工程 專業(yè) 畢業(yè)設(shè)計（論文）題目 基于 FPGA 技術(shù)的微波爐控制器 學(xué)生姓名 荊 玉 峰 班 級 06 電子信息工程（ 1）班 學(xué) 號 2020200173 指導(dǎo)教師 謝 劍 鋒 完成日期 2020 年 6 月 13 日 南昌工程學(xué)院（本）畢業(yè)設(shè)計（論文） I 南 昌 工 程 學(xué) 院 畢業(yè)設(shè)計（論文）任務(wù)書 I、畢業(yè)設(shè)計 (論文 )題目： 基于 FPGA 技術(shù)的微波爐控制器設(shè)計 II、畢 業(yè)設(shè)計 (論文 )使用的原始資料 (數(shù)據(jù) )及設(shè)計技術(shù)要求： 1. 用 FPGA 設(shè)計 微波爐控制器 電路 。 Ⅳ 主 要參考資料： 1． FPGA 實現(xiàn) [M],北京 :清華大學(xué) 出版社 ,2020 II 2. (英 )渥倫斯基 Digital System Design with VHDL,Second Edition [M]工業(yè)出版社 3. 侯伯亨，顧新 .VHDL 硬件描述語言與數(shù)字邏輯電路設(shè)計［ M］ .西安：西安電子科技大學(xué)出版， 1999 4. Stephan THE CORDICALGORITHM IN A VERSATILE COFDM MODULATOR/DEMODULATOR DESIGN ［ M］ . Fourth IEEE International Caracas Conference on Devices, Circuits and Systems［ C］ .Aruba, April 17~19, 2020. 電子工程 系 電子信息工程 專業(yè)類 1 班 學(xué)生： 荊玉峰 日期： 自 2 0 1 0 年 3 月 8 日至 2 0 1 0 年 6 月 20 日 指導(dǎo)教師：謝劍鋒 助理指導(dǎo)教師 (并指出所負責(zé)的部分 )： 教研室 主任： 附注 :任務(wù)書應(yīng)該附在已完成的畢業(yè)設(shè)計說明書首頁。微波爐的運作機制為微波在水中能產(chǎn)生摩擦熱的原理。中國微波爐市場經(jīng)過前幾年的洗牌，已由前幾年的 300 多家減少至目前的 100 多家，其中在市場上可統(tǒng)計的僅 30 多家。 2020 年，美的介入，迅速崛起成為行業(yè)第三，三星也逐漸退出市場。 產(chǎn)品發(fā)展趨勢 隨著人們生活水平的提高和信息化的發(fā)展，家用電器層出不窮，各種功能也越來越完善，其中微波爐是現(xiàn)代家庭的必備產(chǎn)品，它的質(zhì)量和性能的高低 ,將會極大的影響人們的生活水平和質(zhì)量。他省時、省電、方便和衛(wèi)生，作為現(xiàn)代的烹飪工具，微波爐的控制器體現(xiàn)著他的重要性能指標(biāo)。同時網(wǎng)絡(luò)技術(shù)的發(fā)展，共享 IP 知識產(chǎn)權(quán)的開放式系統(tǒng)設(shè)計成為新模式，芯片工藝物理設(shè)計與系統(tǒng)設(shè)計相分離，使用戶系統(tǒng)設(shè)計人員可直接從事芯片設(shè)計。 從宏觀的角度看， VHDL 的語法構(gòu)成了程序的各組成部分；微觀上看 VHDL 的語法是各種語句的運用細節(jié)。主要用于描述離散電子系統(tǒng)的結(jié)構(gòu)和行為。它也是美國國防部標(biāo)準(zhǔn)（ MILSTD454L）。 VHDL 與 VerilogHDL 一起成為業(yè)界主選的硬件描述語言。并且具有多層次的設(shè)計描述功能，支持設(shè)計庫和可重復(fù)使用的元件生成。此外，通過更換庫再重新綜合很容易移植為ASIC 設(shè)計。 （四）可操作性 由于 VHDL 具有類屬描述語句和子程序調(diào)用等功能，對于已完成的設(shè)計，在不改變源程序的條件下，只需改變端口類屬參量或函數(shù)，就能輕易地改變設(shè)計的規(guī)模和結(jié)構(gòu)。 VHDL 的設(shè)計步驟 采用 VHDL 的系統(tǒng)設(shè)計，一般有以下 6 個步驟。 VHDL 將一個設(shè)計稱 為一個實體 Entity（元件、電路或者系統(tǒng)），并且將它分成外部的可見部分（實體名、連接）和內(nèi)部的隱藏部分（實體算法、實現(xiàn)）。而內(nèi)部的實體算法或?qū)崿F(xiàn)則由結(jié)構(gòu)體 Architecture 來描述。結(jié)構(gòu)體可以包含一個或者多個進程或者組件。對于相同的邏輯行為可以有不同的語句表達方式。 第二章 概述 6 （二）數(shù)據(jù)流級描述 將數(shù)據(jù)看成從設(shè)計的輸入 端流到輸出端，反映從輸入數(shù)據(jù)到輸出數(shù)據(jù)所發(fā)生的立即變換。結(jié)構(gòu)級描述方式采用了結(jié)構(gòu)化、模塊化的設(shè)計思想，適合于大型復(fù)雜性設(shè)計。 在實際應(yīng)用中，為了能兼顧整個設(shè)計的功能、資源和性能幾方面的因素，通常將以上三種描述方式混合使用。典型的 PLD 由一個 “與 ”門和一個 “或 ”門陣列組成，而任意一個組合邏輯都可以用 “與 —或 ”表達式來描述，所以 PLD 能以乘積和的形式完成大量的組合邏輯功能。還有一類結(jié)構(gòu)更為靈活的邏輯器件是可編程邏輯陣列（ PLA），它也由一個 “與 ”平面和一個 “或 ”平面構(gòu)成，但是這兩個平面的連接關(guān)系是可編程的。這些早期的 PLD 器南昌工程學(xué)院（本）畢業(yè)設(shè)計（論文） 7 件的一個共同特點是可以實現(xiàn)速度特性較好的邏輯功能，但其過于簡單的結(jié)構(gòu)也使它們只能實現(xiàn)規(guī)模較小的電路。幾 乎所有應(yīng)用門陣列、 PLD 和中小規(guī)模通用數(shù)字集成電路的場合均可應(yīng)用 FPGA 和 CPLD 器件。 FPGA 的基本特點主要有： （ 1）采用 FPGA 設(shè)計 ASIC 電路，用戶不需要投片生產(chǎn)就能得到合用的芯片； （ 2） FPGA 可做其他全定制或半定制 ASIC 電路的試樣片： （ 3） FPGA 內(nèi)部有豐富的觸發(fā)器和 I／ O 引腳； （ 4） FPGA 是 ASIC 電路中設(shè)計周 期最短 、開發(fā)費用最低、風(fēng)險最小的器件之一； （ 5） FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。因此，工作時需要對片內(nèi)的 RAM 進行編程。因此， FPGA能夠反復(fù)使用。因此， FPGA 的使用非常靈活。 ② FPGA／ CPLD 芯片在出廠之前都做過百分之百的測試，不需要設(shè)計人員承擔(dān)投片風(fēng)險和費用，設(shè)計人員只需在自己的實驗室里就可以通過相關(guān)的軟硬件環(huán)境來完成芯片的最終功能設(shè)計。 FPGA／ CPLD 軟件包中有各種輸入 工具 和仿真工具及版圖設(shè)計工具和編程器等全線產(chǎn)品，電路設(shè)計人員在很短的時間內(nèi)就可完成電路的輸入、編譯、優(yōu)化、仿真，直至最后芯片的制作。 Max+plusⅡ 界面友好，使用便捷，被譽為業(yè)界最易用易學(xué)的 EDA 軟件。 完全集成化 Max+plusⅡ 的設(shè)計輸入、處理與較驗功能全部集成在統(tǒng)一的開發(fā)環(huán)境下，這樣可以加快動態(tài)調(diào)試、縮短開發(fā)