核電子學(xué)及其進(jìn)展(文件)
【正文】 路組成的延遲電路 ? 鎖相環(huán)（ Phase Locked Loop，簡(jiǎn)稱為： PLL）技術(shù) ? 延遲鎖定環(huán)（ Delay Locked Loop，簡(jiǎn)稱為：DLL）技術(shù) ? 無源 RC延遲線 返回門電路組成的延遲電路? 通常是由兩個(gè) CMOS反向器門電路構(gòu)成一個(gè)延遲單元。返回鎖相環(huán)技術(shù)? 在時(shí)間內(nèi)插電路應(yīng)用中，門電路延遲線是作為 VCO（Voltage Controlled Oscillator）的一部分放在環(huán)中，構(gòu)成一個(gè)環(huán)形振蕩器，振蕩周期由門電路的延遲時(shí)間所決定。 返回延遲鎖定環(huán)技術(shù)? DLL技術(shù)與 PLL技術(shù)很類似，也是將門電路延遲線放在反饋環(huán)中，通過相位檢測(cè)，調(diào)整各門電路單元的供電電壓，調(diào)整和穩(wěn)定各門電路單元的延遲時(shí)間。設(shè) RC延遲線的單元延遲時(shí)間等于tN/M，則所得到時(shí)間精度為： Tbin = TRef / ，其中， N為DLL的延遲單元個(gè)數(shù)， M為 RC延遲線的延遲單元個(gè)數(shù)。基于時(shí)間郵戳（ Time Stamp）技術(shù)的 TDC? 歐洲粒子物理實(shí)驗(yàn)室推出的通用性極強(qiáng)的高集成度 TDC芯片 HPTDC基于時(shí)間郵戳技術(shù)的 TDC，時(shí)間精度為 ~25ps 。? 這種 TDC是電路中采用兩個(gè)不同的恒流源 I1和 I2。而時(shí)間放大因子 K則由兩個(gè)恒流源電流的比值 K=T2/T1=I1/I2確定。 CP2為 T2輸出，它的第一個(gè)脈沖出現(xiàn)的時(shí)刻為 TB1，第 i個(gè)脈沖出現(xiàn)的時(shí)刻為 TBi ；Tx=TBTA為待測(cè)時(shí)間間隔 ，有：?為時(shí)間脈沖寬度，取 ?? ?T，當(dāng) TBmTAm?時(shí)，符合門就有輸出，而關(guān)閉二個(gè)振蕩器。 時(shí)間 幅度變換是把兩個(gè)信號(hào)之間的時(shí)間間隔長(zhǎng)短轉(zhuǎn)換成一個(gè)幅度與其間隔成正比的輸出信號(hào)tx/C， tx為二個(gè)輸入信號(hào)的時(shí)間間隔 。– CTR1和 CTR2兩個(gè)計(jì)數(shù)器分別記錄 FF2的 Q和 /Q計(jì)數(shù)。5. 脈沖形狀甄別（ PSD） ? 脈沖形狀甄別經(jīng)常用來鑒別粒子的類型。? 從電路原理角度來區(qū)分，脈沖形狀甄別有電荷比較法與時(shí)間比較法二種 時(shí)間比較法波形甄別的原理? 探測(cè)器輸出的電流脈沖被積分后形成電壓脈沖，它的上升時(shí)間僅決定于電流脈沖的形狀與寬度； 將它成形為雙極性，使過零點(diǎn)時(shí)間與幅度無關(guān)，僅決定于信號(hào)的上升時(shí)間，也就是決定于探測(cè)器的電流脈沖的形狀與寬度。若 (tzt0)不等于td的情況，符合電路不產(chǎn)生輸出。 返回演講完畢，謝謝觀看！。 波形甄別電路改進(jìn)? 用 TAC來替代符合電路，使不同波形的輸入信號(hào)產(chǎn)生不同幅度的信號(hào)輸出，再用幅度選擇器作幅度選擇，用此方法作波形甄別更為方便。 波形甄別電路? 前沿時(shí)檢電路的閾值調(diào)節(jié)很低，它的輸出信號(hào) vl在輸入信號(hào)起始時(shí)刻 t0出現(xiàn)；過零時(shí)檢電路的輸出信號(hào) vz在信號(hào)過零時(shí)刻 tz產(chǎn)生，而 tz與探測(cè)器輸出的電流脈沖形狀和寬度有關(guān)。粒子類型的鑒別可以將各種粒子混在一起的能譜分別予以記錄，避免相互疊迭。這種 TDC的分辨可以達(dá)到幾十 psTAC實(shí)例? 電路實(shí)現(xiàn)–A1和 A2放大器采用高速運(yùn)放 AD825；– 觸發(fā)觸復(fù)電路 FF和計(jì)數(shù)器采用 MAX9698–S210DE用作模擬開關(guān)–MAX6250用作建立電流源和 Vref返回基于幅度 時(shí)間修正的時(shí)間間隔測(cè)量? 在當(dāng)代大型物理實(shí)驗(yàn)中，由于通道數(shù)很多，恒比定時(shí)的電路相對(duì)比較復(fù)雜，造價(jià)高，用于時(shí)間測(cè)量，通常采用簡(jiǎn)單的前沿定時(shí)方法，并且利用同一信號(hào)的幅度（電荷）測(cè)量對(duì)幅度 時(shí)間游動(dòng)帶來的定時(shí)誤差進(jìn)行修正（一般是離線修正），這已成為一種基本的方法。? Stop信號(hào)到達(dá)， S1 and S4斷開，S3 導(dǎo)通，恢復(fù)到初態(tài)。 游標(biāo)尺（ Vernier）計(jì)時(shí)器? 二個(gè)輸入信號(hào)之間時(shí)間間隔為 Tx=TBTA，而時(shí)鐘振蕩器起振與停止的時(shí)間間隔為Ty=TamT1＝ (m1)T1，是進(jìn)行一次變換所需要時(shí)間 ，? 游標(biāo)尺計(jì)時(shí)器等效于一對(duì)時(shí)間信號(hào)將其時(shí)間間隔放大了 K倍之后再去控制一個(gè)時(shí)鐘門。 返回游標(biāo)尺（ Vernier）計(jì)時(shí)器 二個(gè)信號(hào)分別加入到起始端和停止端，觸發(fā)T1和 T2兩個(gè) 振蕩器后加入符合門 ，用符合輸出作為二個(gè)關(guān)閉振蕩器的關(guān)門信號(hào)用振蕩器 T1輸出的信號(hào)作為地址寄存器（計(jì)數(shù)器）的輸入 ，作串行 并行變換后輸出數(shù)碼。而在數(shù)字化時(shí)，采用小電流 I2放電，同時(shí)用一個(gè)高速計(jì)數(shù)器在充電時(shí)間 T1和放電時(shí)間 T2內(nèi)進(jìn)行時(shí)鐘計(jì)數(shù)。時(shí)間精度也在幾十 ps。 ? 把 Start和 Stop都作為一個(gè)擊中（ HIT），時(shí)間郵戳（ Time Stamp，或稱為時(shí)間標(biāo)記）技術(shù)是通過記錄每個(gè) HIT發(fā)生的時(shí)刻，再由數(shù)據(jù)處理電路（如 DSP）計(jì)算得到 HIT 之間的時(shí)間間隔，這已成為比較通用的方法。門電路延遲線并不形成閉環(huán)結(jié)構(gòu)， 所以不存在VCO電路，而是形成一個(gè)所謂的 VCDL（ Voltage Controlled Delay Line）電路。因此消除了由于供電電壓變化和溫度變化帶來的延遲時(shí)間變化。這種方法電路簡(jiǎn)單，占用較少的資源，易于與其它電路部分集成為單片的 TDC集成芯片。同時(shí)在時(shí)鐘通道中插入一個(gè)8抽頭 “延遲線 ”，各抽頭組成，其輸出被送入各 符合電路 的相應(yīng)輸入端，Stop信號(hào)則作為一個(gè)公共信號(hào)送入各符合電路的另一輸入端，與延遲線上傳輸?shù)男盘?hào)做 符合 ，記錄下當(dāng) Stop信號(hào)到來時(shí)，時(shí)鐘信號(hào)在 “延遲線 ”上傳輸?shù)奈恢茫囱舆t的時(shí)間量。使用的參考時(shí)鐘頻率一般在數(shù)百 MHz，達(dá)到幾個(gè) ns的時(shí)間精度；而 “細(xì) ”時(shí)間測(cè)量的實(shí)現(xiàn)則依靠時(shí)間內(nèi)插技術(shù)（ Time Interpolation），在一個(gè)時(shí)鐘周期內(nèi)進(jìn)行時(shí)間內(nèi)插，達(dá)到亞納秒（ 100 ps ~ 10ps）的時(shí)間分辨。它大大地減少了由一個(gè)狀態(tài)到下一個(gè)狀態(tài)時(shí)邏輯的混淆。這種 TDC的時(shí)間精度在 ns量級(jí)。再將此系列脈沖輸入到計(jì)數(shù)器，進(jìn)行串行 并行變換，經(jīng)過譯碼后以二進(jìn)制數(shù)碼并行輸出。4. 時(shí)間分析器 1 時(shí)間分析器的構(gòu)成2 時(shí)間－數(shù)字變換 TDC 3 時(shí)間 幅度變換器（ TAC）4 基于幅度 時(shí)間修正的時(shí)間間隔測(cè)量返回時(shí)間分析器的構(gòu)成 ? 常用的有兩類時(shí)間分析器 a. 二個(gè)信號(hào)加入到時(shí)間間隔編碼電路即 TDC， TDC輸出的數(shù)碼正比于信號(hào)間的時(shí)間間隔，再將其送入數(shù)據(jù)獲取和處理系統(tǒng)；b. 二個(gè)信號(hào)輸入到時(shí)間間隔幅度變換電路即 TAC， TAC的輸出幅度正比于信號(hào)間的時(shí)間
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1