【正文】 儲(chǔ)器中裝載 PC的同時(shí)（ PC是最后恢復(fù)的）， CPSR也得到恢復(fù)。ARM狀態(tài)，那么 ARM7TDMI將當(dāng)前指令地址加 4或加 8復(fù)制（取決于異常的類型）到 LR中；167。注 ：異?？偸窃?ARM狀態(tài)中進(jìn)行處理。? 退出異常 異常哈工大華德應(yīng)用技術(shù)學(xué)院計(jì)算機(jī)應(yīng)用技術(shù)系程序 A IRQ服務(wù)程序系統(tǒng)模式 IRQ模式程序寄存器組圖示進(jìn)入異常過(guò)程1. 程序在系統(tǒng)模式下運(yùn)行用戶程序，假定當(dāng)前處理器狀態(tài)為 Thumb狀態(tài)、允許 IRQ中斷；2. 用戶程序運(yùn)行時(shí)發(fā)生IRQ中斷，硬件完成以下動(dòng)作：LR_sysSPSR_irqLR_irqLRPCCPSRSPSRSYS1?0. . .? ? ? ?MODTFI. . .N Z C V167。將下一條指令的地址存入IRQ模式的 LR寄存器167。將 LR寄存的值減去一個(gè)常量后復(fù)制到 PC寄存器，跳轉(zhuǎn)到被中斷的用戶程序。 IRQ的優(yōu)先級(jí)低于 FIQ。預(yù)取中止 發(fā)生在指令預(yù)取過(guò)程中167。數(shù)據(jù)轉(zhuǎn)移指令（ LDR、 STR）回寫(xiě)到被修改的基址寄存器。 當(dāng)回寫(xiě)被設(shè)置時(shí)，基址寄存器被更新。 SWI處理程序通過(guò)執(zhí)行下面的指令返回：MOVS PC,R14_svc 這個(gè)動(dòng)作恢復(fù)了 PC和 CPSR并返回到 SWI之后的指令。注 ： ARM7TDMI處理器完全遵循 ARM結(jié)構(gòu) v4T，可以捕獲所有分類未被定義的指令位格式。未定義的指令和 SWI異?；コ?。數(shù)據(jù)中止的優(yōu)先級(jí)必須高于FIQ以確保數(shù)據(jù)轉(zhuǎn)移錯(cuò)誤不會(huì)被漏過(guò)。Tldm，最長(zhǎng)的指令執(zhí)行需要的時(shí)間。Texc，數(shù)據(jù)中止入口的時(shí)間。 哈工大華德應(yīng)用技術(shù)學(xué)院計(jì)算機(jī)應(yīng)用技術(shù)系 中斷延遲? 最大中斷延遲FIQ總的延遲時(shí)間 =Tsyncmax +Tldm +Texc +Tfiq=27個(gè)周期 在 40MHz處理器時(shí)鐘時(shí)，最大延遲時(shí)間略少于 。 哈工大華德應(yīng)用技術(shù)學(xué)院計(jì)算機(jī)應(yīng)用技術(shù)系 中斷延遲? 最小中斷延遲 FIQ或 IRQ的最小中斷延遲是請(qǐng)求通過(guò)同步器的時(shí)間 Tsyncmin加上 Tfiq（共 4個(gè)處理器周期）。 哈工大華德應(yīng)用技術(shù)學(xué)院計(jì)算機(jī)應(yīng)用技術(shù)系 許多 ARM實(shí)現(xiàn)在前一條指令的執(zhí)行尚未完成時(shí)將指令從存儲(chǔ)器中取出。被預(yù)取的指令可能得不到運(yùn)行，可能的原因是：167。對(duì)于 Thumb指令，得到的地址是它自身地址 +4； 雖然生產(chǎn)廠商可以選擇預(yù)取指令的數(shù)目，但是仍然可以保證讀取 PC所得到地址比它自身地址落后兩條指令。 指令的預(yù)取和自修改代碼? 預(yù)取可能存在的問(wèn)題LDR R0,AddInstrSTR R0,NextInstrLDR R0,AddInstrSTR R0,NextInstrLDR R0,AddInstrSUB R1,R1,1（ 1）預(yù)取指； （ 2）預(yù)取指， “LDR” 指令進(jìn)入譯碼階段； （ 3）預(yù)取指， “STR” 指令進(jìn)入譯碼階段，同時(shí) “LDR” 指令進(jìn)入執(zhí)行階段，結(jié)果是將地址（ 4）的指令裝入 R0； ，同時(shí) “STR” 指令進(jìn)入執(zhí)行階段，結(jié)果是將 “ADD” 指令存入地址（ 3）， “SUB” 指令被覆蓋； “SUB” 指令在存儲(chǔ)器中被覆蓋，但是它仍存在于流水線上，并進(jìn)入執(zhí)行階段； ADD R1,R1,1 (3)SUB R1,R1,1STR R0,NextInstr??????SUB R1,R1,1哈工大華德應(yīng)用技術(shù)學(xué)院計(jì)算機(jī)應(yīng)用技術(shù)系 LDR R0,AddInstr STR R0,NextInstrNextInstr SUB R1,R1,1 . . .AddInstr ADD R1,R1,1(1)(2)(4)(3)167。 指令的預(yù)取和自修改代碼? 預(yù)取可能存在的問(wèn)題提示 ：因?yàn)樽孕薷拇a有許多特需要考慮，建議盡量避免使用。這一串代碼稱為指令存儲(chǔ)器屏障（ IMB），它通常同時(shí)取決于具體的 ARM芯片的和具體存儲(chǔ)器芯片。指令流水線；167。 協(xié)處理器接口? 簡(jiǎn)介哈工大華德應(yīng)用技術(shù)學(xué)院計(jì)算機(jī)應(yīng)用技術(shù)系A(chǔ)RM內(nèi)核與協(xié)處理器的關(guān)系 協(xié)處理器接口? 簡(jiǎn)介ARM內(nèi)核 協(xié)處理器 A 協(xié)處理器 B握手信號(hào)數(shù)據(jù)地址總線哈工大華德應(yīng)用技術(shù)學(xué)院計(jì)算機(jī)應(yīng)用技術(shù)系 一個(gè)系統(tǒng)最多可連接 16個(gè)協(xié)處理器，每個(gè)協(xié)處理器都通過(guò)唯一的 ID號(hào)識(shí)別。 協(xié)處理器接口? 可用的協(xié)處理器哈工大華德應(yīng)用技術(shù)學(xué)院計(jì)算機(jī)應(yīng)用技術(shù)系 ARM7TDMI處理器的高級(jí)調(diào)試特性使應(yīng)用程序、操作系統(tǒng)和硬件的開(kāi)發(fā)變得更加容易。哈工大華德應(yīng)用技術(shù)學(xué)院計(jì)算機(jī)應(yīng)用技術(shù)系EmbeddedICERT模塊哈工大華德應(yīng)用技術(shù)學(xué)院計(jì)算機(jī)應(yīng)用技術(shù)系謝謝！哈工大華德應(yīng)用技術(shù)學(xué)院計(jì)算機(jī)應(yīng)用技術(shù)系演講完畢，謝謝觀看！。協(xié)議轉(zhuǎn)換器：將調(diào)試主機(jī)發(fā)出的高級(jí)命令轉(zhuǎn)換到處理器 JTAG接口的低級(jí)命令。CP14 通信通道協(xié)處理器；167。寄存器分組；167。這些協(xié)處理器是與ARM7TDMI內(nèi)核相結(jié)合的單獨(dú)的處理單元。例如，任何一個(gè)允許將程序裝入存儲(chǔ)器然后執(zhí)行的系統(tǒng)都使用自修改代碼。167。 指令的預(yù)取和自修改代碼哈工大華德應(yīng)用技術(shù)學(xué)院計(jì)算機(jī)應(yīng)用技術(shù)系?????????內(nèi)核流水性執(zhí)行譯碼預(yù)取 LDR R0,AddInstr STR R0,NextInstrNextInstr SUB R1,R1,1 . . .AddInstr ADD R1,R1,1(1)(2)(4)(3) 在存儲(chǔ)器中的指令可能在它被預(yù)取之后，被執(zhí)行之前發(fā)生改變。發(fā)生跳轉(zhuǎn)； 指令的預(yù)取和自修改代碼哈工大華德應(yīng)用技術(shù)學(xué)院計(jì)算機(jī)應(yīng)用技術(shù)系 當(dāng)讀取 PC時(shí)，得到的指令地址比正在執(zhí)行指令的地址落后兩條指令：167。指令的預(yù)取并不是實(shí)際執(zhí)行指令。 在復(fù)位后，除 PC和 CPSR之外的所有寄存器的值都不確定。 最大的 IRQ延遲時(shí)間與之相似，但必須考慮到這樣一種情況，當(dāng)更高優(yōu)先級(jí)的 FIQ和 IRQ同時(shí)申請(qǐng)時(shí)， IRQ要延遲到 FIQ處理程序允許 IRQ中斷時(shí)才處理（可能需要對(duì)中斷控制器進(jìn)行相應(yīng)的操作）。Tfiq， FIQ入口的時(shí)間。注意，是在零等待狀態(tài)系統(tǒng)中。Tsyncmax，請(qǐng)求通過(guò)同步器的最長(zhǎng)時(shí)間。當(dāng) FIQ使能，并且 FIQ和數(shù)據(jù)中止異常同時(shí)發(fā)生時(shí)， ARM7TDMI內(nèi)核首先進(jìn)入數(shù)據(jù)中止處理程序，然后立即跳轉(zhuǎn)到 FIQ向量。 ? 未定義的指令 異常哈工大華德應(yīng)用技術(shù)學(xué)院計(jì)算機(jī)應(yīng)用技術(shù)系異常向量地址 異常類型 進(jìn)入時(shí)的模式進(jìn)入時(shí)I的狀