有源電阻無源器件(文件)
【正文】 MOS電容 ? 只適用于 NMOS與 CMOS金屬柵工藝，如圖所示 ? 溫度系數(shù)為 25ppm/℃ ，電容誤差為 177。 ? 襯底必須接一個(gè)固定電位，此時(shí)多晶與體硅間的電容可認(rèn)為是一無極性的電容，但存在底板 pn結(jié)寄生電容 （ 15%~30%） 。 金 屬p多 晶 硅薄 熱 氧 化 層 n ＋ 重 摻 雜n +n +無源器件－電容 雙多晶電容（ PIP） ? 由 NMOS與 CMOS雙多晶工藝實(shí)現(xiàn)，其上下極板都為多晶，介質(zhì)為薄氧化層。 ? 由于雙層多晶硅電容具有性能穩(wěn)定、寄生電容小等優(yōu)點(diǎn)，因此在MOS集成電路中有廣泛應(yīng)用。 無源器件－電容 耗盡型區(qū)： ? 柵壓為一很負(fù)的值，柵上的負(fù)電壓就會(huì)把襯底中的空穴吸引到氧化層表面，即構(gòu)成了積累區(qū)，此時(shí)，由于只有積累區(qū)出現(xiàn)，而無反型層，且積累層的厚度很厚，因此積累層的電容可以忽略。 強(qiáng)反型區(qū) ? 當(dāng) VGS超過 Vth時(shí)，其二氧化硅表面則保持為一溝道，且其單位電容又為 Cox。 金 屬p 型 襯 底多 晶 氧 化 層厚 氧 化 層多 晶CT h i c kCB無源器件－電容 MIP電容的特點(diǎn)： ? 可以對(duì)多晶條進(jìn)行修正以獲得較精確的電容值。 無源器件－電容 多晶與場(chǎng)注入?yún)^(qū)的電容 ? 只能在帶場(chǎng)注入的 NMOS與 CMOS硅柵工藝中采用，由于該電容的介質(zhì)為厚的場(chǎng)氧，所以單位面積的氧化層電容較小。 短溝道效應(yīng) ? 隨著半導(dǎo)體工藝水平的發(fā)展以及在實(shí)際應(yīng)用中所要求的高速、低功耗以及小的版圖面積等， MOS器件尺寸的不斷縮小，在當(dāng)前的 CMOS工藝，最小溝道長(zhǎng)度已經(jīng)低于 ，由此會(huì)引入一系列高階效應(yīng)。 ? 理想的按比例縮小理論即為恒定電場(chǎng) CF理論，是指器件所有的橫向和縱向尺寸都縮小 α倍（ α＞ 1）；閾值電壓和電源電壓降低 α倍；所有的摻雜濃度增加 α倍。 按比例縮小的影響 ? 主要介紹 CF理論對(duì) MOS器件的一些主要參數(shù)性能的影響。 ? 單位面積的耗盡層電容：在按 CF理論進(jìn)行縮小時(shí)單位面積的耗盡層電容主要取決于其耗盡層厚度，而耗盡層厚度可表示為： ? 式中 NA和 ND表示結(jié)兩邊的摻雜濃度， φB＝ VTln(NAND/ni2)， VR是反向偏置電壓。 ? 由 1）、 2）可以總結(jié)出， 采用 CF理論縮小時(shí)，器件所有的分布電容都同樣縮了 α倍 。所以： ? 上式表明， 按 CF理論進(jìn)行縮小時(shí)， λ增加了 α倍 。 ? 當(dāng)然按比例縮小同樣會(huì)影響動(dòng)態(tài)范圍、速度以及功耗等。 ? 采用 QCV理論按比例縮小時(shí)對(duì)增益、單位面積以及信噪比的惡化有限，所以一般都采用 QCV理論進(jìn)行按比例縮小。 ? 采用 CV及 QCV理論在速度與頻率響應(yīng)方面得到了顯著的改善。 2）線性區(qū)的電阻 ? 處于線性區(qū)的 MOS管的電阻其實(shí)就是飽和區(qū)跨導(dǎo)的倒數(shù)，因而 按比例縮小后，其線性電阻也不變 。 ? ? I1 211 V21V)(D22DSDS????????????????????????????????????????????????????DSDSthGSoxnthGSoxnDVVVVLWCVVLWCI按比例縮小的影響 3 跨導(dǎo) ? 器件跨導(dǎo)為： ? 上式表明， 當(dāng)按 CF理論進(jìn)行縮小時(shí)， MOS管的跨導(dǎo)維持不變 。 ? 再考慮單位寬度的側(cè)壁電容 Cjsw，同理，由于 pn結(jié)結(jié)深減小 α倍，而耗盡層厚度也減小 α倍，因此單位寬度的側(cè)壁電容保持不變。 ? 器件總的柵氧電容則為： ? 上式表明 器件總的柵氧電容減小為原來的 1/α。 ? 恒定電壓按比例縮小理論是指器件尺寸減小 α倍，摻雜濃度增大 α倍，而電壓保持不變，因而電場(chǎng)增大 α倍。 按比例縮小 1 按比例縮小理論 ? 在 CMOS工藝中 MOS管具有按比例縮小的性質(zhì)， MOS器件按比例縮小大大改進(jìn)了數(shù)字集成電路的性能表明其有很大的潛力。 MIM電容 ? 這是最近出現(xiàn)的一種電容結(jié)構(gòu)。 ? 在多晶硅與襯底之間存在寄生電容，由于其介質(zhì)為厚的場(chǎng)氧化層，因此該寄生電容很小，通常為所需電容的十分之一；而從可靠性考慮，其金屬層必須大于介質(zhì)氧化層，所以金屬層與襯底間存在寄生電容，但其值則更小，只為所需電容的百分之一左右。這種電容通常位于場(chǎng)區(qū)。 ? 當(dāng) VGS上升時(shí)，襯底表面的空穴濃度下降，積累層厚度減小，則積累層電容增大，該電容與柵氧電容相串后使總電容減小，直至 VGS趨于 0，積累層消失，當(dāng) VGS略大于 0時(shí)，在柵氧下產(chǎn)生了耗盡層，總電容最小。 ? 如果一個(gè) NMOS管的源、漏、襯底都接地而柵電壓接正電壓，當(dāng) VG上升并達(dá)到 Vth時(shí)在多晶硅下
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1