【正文】 / M ， D T / R ， 0SS 狀態(tài)編碼 IO / M D T / R 0SS 性 能 1 0 0 中斷響應(yīng) 1 0 1 讀 I/ O 端口 1 1 0 寫 I/ O 端口 1 1 1 暫停 0 0 0 取指 0 0 1 讀存儲(chǔ)器 0 1 0 寫存儲(chǔ)器 0 1 1 無作用 第 2章 微型計(jì)算機(jī)概述 HIGH：在最大模式時(shí)始終為高電平輸出。從應(yīng)用的角度來說，這一不同并不重要。 1． 8086CPU的內(nèi)部結(jié)構(gòu) 8086微處理器內(nèi)部分為兩個(gè)部分：執(zhí)行單元 (EU)和總線接口單元 (BIU)，如圖 。它由段寄存器、指令指針、地址加法器和指令隊(duì)列緩沖器組成。若此時(shí)執(zhí)行單元?jiǎng)偤靡髮?duì)存儲(chǔ)器或 I/O設(shè)備進(jìn)行操作，那么在執(zhí)行中的取指存儲(chǔ)周期結(jié)束后，下一個(gè)周期將執(zhí)行執(zhí)行單元所要求的存儲(chǔ)器操作或 I/O操作。 第 2章 微型計(jì)算機(jī)概述 2． 8086處理器中的內(nèi)部寄存器 在 8086處理器中，用戶能用指令改變其內(nèi)容的主要是一組內(nèi)部寄存器，其結(jié)構(gòu)如圖 。 2) 指針寄存器 8086的指針寄存器有兩個(gè)： SP和 BP。 SI是源變址寄存器， DI是目的變址寄存器，它們都用于指令的變址尋址。它和代碼寄存器CS一起可以確定當(dāng)前所要取的指令的內(nèi)存地址。 PSW是程序狀態(tài)字，也有人稱它為狀態(tài)寄存器或標(biāo)志寄存器，它用來存放 8086CPU在工作過程中的狀態(tài)。這些標(biāo)志位的含義如下： C— 進(jìn)位標(biāo)志位。當(dāng)結(jié)果的低 8位中 1的個(gè)數(shù)為偶數(shù)時(shí)，則該標(biāo)志位置 1；否則清 0。 Z— 零標(biāo)志位。 第 2章 微型計(jì)算機(jī)概述 T— 陷阱標(biāo)志位 (單步標(biāo)志位 )。該中斷處理程序的首地址由內(nèi)存的 00004H～ 00007H 4個(gè)單元提供 。如果該位置 1，則處理器可以響應(yīng)可屏蔽中斷請(qǐng)求；否則就不能響應(yīng)可屏蔽中斷請(qǐng)求。在算術(shù)運(yùn)算中，帶符號(hào)數(shù)的運(yùn)算結(jié)果超出了 8位或 16位帶符號(hào)數(shù)所能表達(dá)的范圍，即字節(jié)運(yùn)算大于 ?+127或小于 ?128時(shí)，字運(yùn)算大于 ?+32 767或小于 ?32?768時(shí)，該標(biāo)志位置位。 第 2章 微型計(jì)算機(jī)概述 存儲(chǔ)器尋址 對(duì)只學(xué)過 8位微處理器的讀者來說，存儲(chǔ)器的段、段寄存器、段內(nèi)偏移地址等都是過去未涉及的新概念。為此引入了分段的概念。 對(duì)于 CPU讀程序的內(nèi)存地址，總是由下式來決定： 讀程序的內(nèi)存物理地址 ?=?CS? ?16?+?IP 第 2章 微型計(jì)算機(jī)概述 由此可以知道，當(dāng) 8086(8088)CPU復(fù)位啟動(dòng)時(shí)的復(fù)位啟動(dòng)地址 (復(fù)位入口地址 )可如下確定：由于復(fù)位時(shí) CS=FFFFH，而IP=0000H，則有 復(fù)位啟動(dòng)地址 =CS 16+IP=FFFF0H+0000H=FFFF0H 也就是說，當(dāng) 8086(8088)CPU讀程序時(shí)，其內(nèi)存地址永遠(yuǎn)是由代碼段 (CS)寄存器 16與 IP(指令指針 )的內(nèi)容作為偏移地址來決定的。為了操作方便，存儲(chǔ)器可以相應(yīng)地劃分為：程序區(qū)，用來存放程序的指令代碼；數(shù)據(jù)區(qū)，用來存放原始數(shù)據(jù)、中間結(jié)果和最后運(yùn)算結(jié)果；堆棧區(qū)，用來存放壓入堆棧的數(shù)據(jù)和狀態(tài)信息。圖 。 (1) 在各種類型的存儲(chǔ)器訪問中，其段地址要么由“默認(rèn)”的段寄存器提供，要么由“指定”的段寄存器提供。這種指定通常是靠在指令碼中增加一個(gè)字節(jié)的前綴來實(shí)現(xiàn)的。更改段寄存器的內(nèi)容意味著存儲(chǔ)區(qū)的移動(dòng)。 除上述情況以外 ， 為存取操作數(shù)而訪問內(nèi)存時(shí) ， 將依不同尋址方式求得段內(nèi)偏移地址 。 第 2章 微型計(jì)算機(jī)概述 如果再細(xì)分，一個(gè)指令周期還可以分成若干個(gè)總線周期，即一條指令是由若干個(gè)總線周期來完成的。時(shí)鐘周期就是前面提到的加在 CPU芯片引腳 CLK上的時(shí)鐘信號(hào)的周期。在最大模式下，控制信號(hào)由總線控制器 (8288)來產(chǎn)生，但在概念及基本時(shí)間關(guān)系上是一樣的。 BHE BHE第 2章 微型計(jì)算機(jī)概述 可見，在這個(gè)時(shí)鐘周期里， CPU從它的 21條引線上送出了 21位地址信號(hào) A0～ A19和 (可以將 看成一個(gè)地址信號(hào) )，而且時(shí)鐘 T1之后，這 21條線上的信號(hào)將變?yōu)槠渌盘?hào)。同時(shí) CPU還會(huì)送出 控制信號(hào)，在地址信號(hào) A0～ A1 IO/ 及 的共同作用下，將 D0～ D7上的數(shù)據(jù)寫入相應(yīng)的內(nèi)存單元中。 若在實(shí)際應(yīng)用中 ， 遇到內(nèi)存的寫入時(shí)間要求較長而 CPU提供的寫入時(shí)間卻較短 (最長也只有 4個(gè)時(shí)鐘周期 )， 則在這樣短的時(shí)間里數(shù)據(jù)無法可靠地寫入 。 在 TWAIT的下降沿CPU繼續(xù)檢測(cè) READY輸入電平 ， 若它仍然為低電平 ， 則繼續(xù)插入等待時(shí)鐘周期 TWAIT。 第 2章 微型計(jì)算機(jī)概述 圖 8086的讀總線周期 第 2章 微型計(jì)算機(jī)概述 由圖 ，讀內(nèi)存的時(shí)序與圖 期十分相似。 R第 2章 微型計(jì)算機(jī)概述 以上說明了 8086CPU的兩種總線周期：內(nèi)存的寫周期和內(nèi)存的讀周期。 BHEBHEIO第 2章 微型計(jì)算機(jī)概述 3) 中斷響應(yīng)周期 當(dāng) 8086(8088)的 INTR上有一有效的高電平向 CPU提出中斷請(qǐng)求且滿足 IF=1(開中斷 )時(shí)， CPU執(zhí)行完一條指令后，就會(huì)對(duì)其做出響應(yīng)。第一個(gè) 負(fù)脈沖通知提出 INTR請(qǐng)求的外設(shè) (通常是中斷控制器 )，它的請(qǐng)求已得到響應(yīng)；在第二個(gè) 負(fù)脈沖期間，提出 INTR請(qǐng)求的外設(shè)輸出它的中斷向量碼到D0～ D7數(shù)據(jù)總線上，由 CPU從數(shù)據(jù)總線上讀取該向量碼。因此，系統(tǒng)總線的吞吐量 (或稱帶寬 )對(duì)微型機(jī)的性能產(chǎn)生直接的影響。 第 2章 微型計(jì)算機(jī)概述 幾種常用的芯片 為更好地說明系統(tǒng)總線的形成，首先介紹有關(guān)的集成電路芯片。其引線如圖。 從圖 ，兩個(gè)控制端分別控制 4個(gè)三態(tài)門。兩者除 8286是正相的， 8287是反相的外，其他的性能完全相同。當(dāng) =1時(shí)， A、 B兩邊均呈現(xiàn)高阻狀態(tài)。當(dāng)一個(gè)總線周期 T1時(shí)刻 CPU送出這 21個(gè)地址信號(hào)時(shí)， CPU同時(shí)送出 ALE脈沖，就用此脈沖將這 21個(gè)地址信號(hào)鎖存在三個(gè) 373的輸出端，從而形成地址總線信號(hào)。這樣就實(shí)現(xiàn)了最小模式下的系統(tǒng)總線。若需要時(shí)，可參閱本節(jié)后面的內(nèi)容，當(dāng)然也可以考慮用 HLDA來參與控制。利用三片 74LS373的輸出形成了最大模式下的地址總線 A0～ A19和 。 第 2章 微型計(jì)算機(jī)概述 最大模式下的控制信號(hào)主要由總線控制器 8288產(chǎn)生，它所提供的控制信號(hào)主要是：中斷響應(yīng) 、內(nèi)存讀 、內(nèi)存寫 、接口讀 和接口寫 。 5?V、 177。除上述專用總線外，在本書的后續(xù)章節(jié)中將介紹各種總線標(biāo)準(zhǔn)。在此圖中，同樣沒有考慮在此系統(tǒng)總線上實(shí)現(xiàn) DMA傳送。由于兩者只有很小的差異，對(duì)于 8088來說，僅將其最大模式下的系統(tǒng)總線的形成電路列出，如圖 。對(duì) 74LS245的控制方式是相 同的。 GT第 2章 微型計(jì)算機(jī)概述 說明 8086CPU內(nèi)部 14個(gè)寄存器的作用。 說明 8086CPU與 8088CPU的主要差別表現(xiàn)在哪些方面。 試畫一個(gè)基本的存儲(chǔ)器讀總線周期的時(shí)序圖。 第 2章 微型計(jì)算機(jī)概述 習(xí) 題 8086CPU的 RESET信號(hào)的作用是什么？ 當(dāng) 8086CPU工作在最小模式時(shí)， (1) 當(dāng) CPU訪問存儲(chǔ)器時(shí)，要利用哪些信號(hào)？ (2) 當(dāng) CPU訪問外設(shè)接口時(shí)，要利用哪些信號(hào)？ (3) 當(dāng) HOLD有效并得到響應(yīng)時(shí)， CPU的哪些信號(hào)置高阻？ 第 2章 微型計(jì)算機(jī)概述 當(dāng) 8086CPU工作在最大模式時(shí)， (1) ?S S S0可以表示 CPU的哪些狀態(tài)？ (2) ?CPU的 RQ/ 信號(hào)的作用是什么？ 說明 8086CPU上的 READY信號(hào)的功能。這是因?yàn)樵?8088CPU上，這8條信號(hào)線只用來傳送地址 A8～ A15 ，而在 8086CPU上，這8條線是分時(shí)復(fù)用的，既用來傳送地址 A8～ A15，又用于傳送數(shù)據(jù) D8～ D15。 第 2章 微型計(jì)算機(jī)概述 8088的系統(tǒng)總線形成 前面詳細(xì)說明了 8086系統(tǒng)總線的形成過程。在后面的章節(jié)中會(huì)有直接采用這樣的系統(tǒng)總線信號(hào)來敘述問題的內(nèi)容，而不再另外做出說明。 顯然，以上所描述的系統(tǒng)總線是一種自行設(shè)計(jì)的專用總線。 INTA M EM RM EM R IOR IOW第 2章 微型計(jì)算機(jī)概述 還需要說明的是，若所形成的系統(tǒng)總線中還需要其他一些控制信號(hào)，例如復(fù)位信號(hào) RESET、 CPU時(shí)鐘信號(hào) CLK、振蕩器信號(hào) OSC等所有系統(tǒng)工作所需要的信號(hào)，都可以利用 74244三態(tài)門驅(qū)動(dòng)后加到系統(tǒng)總線上。因?yàn)楫?dāng)8086CPU工作在最大模式時(shí)， CPU上已不再提供 DT/R和DEN信號(hào)。總線的形成方式如圖 。由于8086CPU驅(qū)動(dòng)能力不夠，因此需加上一片 74LS244進(jìn)行驅(qū)動(dòng)。利用最小模式下由 8086CPU所提供的 和 DT/ 分別來控制 2片74LS245的允許端 和方向控制端 DR，從而實(shí)現(xiàn)了 16位的雙向數(shù)據(jù)總線 D0～ D15。 OEOE OEOE第 2章 微型計(jì)算機(jī)概述 圖 雙向三態(tài)門驅(qū)動(dòng)器 第 2章 微型計(jì)算機(jī)概述 最小模式下的系統(tǒng)總線形成 在最小模式下，系統(tǒng)總線的形成方式如圖 。 從圖 ， 是低電平有效， DR是三態(tài)門傳送方向控制。 第 2章 微型計(jì)算機(jī)概述 圖 單向三態(tài)門驅(qū)動(dòng)器 74LS244 第 2章 微型計(jì)算機(jī)概述 3．雙向三態(tài)門驅(qū)動(dòng)器 對(duì)于數(shù)據(jù)總線，可采用雙向驅(qū)動(dòng)器。 第 2章 微型計(jì)算機(jī)概述 圖 具有三態(tài)輸出的鎖存器 第 2章 微型計(jì)算機(jī)概述 2．單向三態(tài)門驅(qū)動(dòng)器 將數(shù)個(gè)三態(tài)門集成在一塊芯片中便構(gòu)成了單向三態(tài)門驅(qū)動(dòng)器。 1．帶有三態(tài)輸出的鎖存器 在形成 8088(8086)系統(tǒng)總線時(shí)，常用到具有三態(tài)輸出的信號(hào)鎖存器 8282和 8283。在這里，首先以 8086CPU為核心，介紹一種簡單的系統(tǒng)總線的形成方式。 INTAINTAINTA第 2章 微型計(jì)算機(jī)概述 系統(tǒng)總線的形成 從圖 ，系統(tǒng)總線將微型計(jì)算機(jī)的各個(gè)部件連接起來。 第 2章 微型計(jì)算機(jī)概述 圖 中斷響應(yīng)周期 第 2章 微型計(jì)算機(jī)概述 中斷響應(yīng)周期由兩個(gè)總線周期構(gòu)成。② 在讀 /寫接口的總線周期里， M/ 信號(hào)為低電平。同時(shí)，在 AD0～ AD15上，數(shù)據(jù)要在晚些時(shí)候才能出現(xiàn)。 這樣一來 ， 一個(gè)寫入內(nèi)存的總線周期就可以由 4個(gè)時(shí)鐘周期延長為更多個(gè)時(shí)鐘周期 ， 以滿足低速內(nèi)存的要求 。 當(dāng) CPU的總線周期里的時(shí)鐘周期 T3開始時(shí) (下降沿 )， CPU內(nèi)部硬件測(cè)試 READY信號(hào)的輸入電平 。這時(shí)的地址、數(shù)據(jù)信號(hào)均已穩(wěn)定，寫操作的工作也就更加可靠。在此 T1期間， CPU由 M/ 送出高電平并在整個(gè)總線周期中一直維持高電平不變，表示該總線周期是一個(gè)尋址內(nèi)存的總線周期。 首先，以 CPU向內(nèi)存寫入一個(gè)字節(jié)的總線周期為例來簡要說明。 2．幾種基本時(shí)序 1) 寫總線周期 寫總線周期如圖 。這里主要是指 8086CPU將一個(gè)字節(jié)寫入一個(gè)內(nèi)存單元或一個(gè)接口地址，或者 8086CPU由內(nèi)存或接口讀出一個(gè)字節(jié)到 CPU的時(shí)間，均為一個(gè)總線周期。將 CPU完整地執(zhí)行一條指令所花的時(shí)間叫做一個(gè)指令周期。 第 2章 微型計(jì)算機(jī)概述 (3) 表中 “ 段內(nèi)偏移地址 ” 一欄指明 ， 除了有兩種類型訪問存儲(chǔ)器是 “ 依尋址方式來求得有效地址 ” 外 ， 其他都指明使用一個(gè) 16位的指針寄存器或變址寄存器 。 第