【正文】 加上操作數(shù)來表示指令就方便得多了。上面的程序可寫成如下形式： MOV AL， 7 ADD AL， 10 HLT 程序中第一條指令將 7放在 AL中；第二條指令將 AL中的 7加上 10并將相加之和放在 AL中；第三條指令是停機指令。當(dāng)順序執(zhí)行上述指令時， AL中就存放著要求的結(jié)果。 第 2章 微型計算機概述 微型計算機在工作之前，必須將用機器代碼表示的程序存放在內(nèi)存的某一區(qū)域里。微型機執(zhí)行程序時，首先通過總線將第一條指令取進微處理器并執(zhí)行它，然后取第二條指令，執(zhí)行第二條指令，依次類推。計算機就是這樣按照事先編排好的順序，依次執(zhí)行指令。這里要再次強調(diào)，計算機只能識別機器代碼，不能識別助記符。因此，用助記符編寫的程序必須轉(zhuǎn)換為機器代碼才能為計算機所直接識別。有關(guān)這方面的知識，將在下面的章節(jié)中說明。 第 2章 微型計算機概述 8086(8088)CPU 8086(8088)CPU的特點 8086(8088)CPU較同時代的其他微處理器具有更高的性能，并在制造過程中采取了一些特殊的技術(shù)措施。 第 2章 微型計算機概述 1．設(shè)置指令預(yù)取隊列 (指令隊列緩沖器 ) 可以形象地想像 8086(8088)CPU集成了兩種功能單元：總線接口單元 (BIU)和指令執(zhí)行單元 (EU)。前者只管不斷地從內(nèi)存將指令讀到 CPU中，而后者只管執(zhí)行讀來的指令。兩者可以同時進行，并行工作。 為此， 8086CPU中設(shè)置了一個 6個字節(jié)的指令預(yù)取隊列(8088CPU中的指令預(yù)取隊列為 4個字節(jié) )。指令由 BIU從內(nèi)存取出先放在隊列中，而 EU從隊列中取出指令執(zhí)行。一旦BIU發(fā)現(xiàn)隊列中空出兩個字節(jié)以上的位置，它就會從內(nèi)存中取指令代碼放到預(yù)取隊列中，從而提高了 CPU執(zhí)行指令的速度。 第 2章 微型計算機概述 2．設(shè)立地址段寄存器 8086(8088)CPU內(nèi)部的地址線只有 16位，因此，能夠由 ALU提供的最大地址空間只能為 64?KB。為了擴大它們的地址寬度，可將存儲器的空間分成若干段，每段為64?KB。另外，在微處理器中還設(shè)立了一些段寄存器，用來存放段的起始地址 (16位 )。 8086(8088)微處理器的實際物理地址是由段地址和 CPU提供的 16位偏移地址，按一定規(guī)律相加而形成的 20位地址 (A0～ A19)，從而使 8086(8088)微處理器的地址空間擴大到 1?MB。 第 2章 微型計算機概述 3．在結(jié)構(gòu)上和指令設(shè)置方面支持多微處理器系統(tǒng) 眾所周知，利用 8086(8088)的指令系統(tǒng)進行復(fù)雜的運算，如多字節(jié)的浮點運算、超越函數(shù)的運算等，往往是很費時間的。為了彌補這一缺陷，當(dāng)時的 CPU設(shè)計者開發(fā)了專門用于浮點運算的協(xié)處理器 8087。將 8086(8088)和 8087結(jié)合起來，就可以組成運算速度很高的處理單元。為此，8086(8088)在結(jié)構(gòu)和指令方面都已考慮了能與 8087相連接的措施。 第 2章 微型計算機概述 另一方面，為了能用 8086(8088)微處理器構(gòu)成一個共享總線的多微處理器系統(tǒng)結(jié)構(gòu)，以提高微型計算機的性能，同樣，在微處理器的結(jié)構(gòu)和指令系統(tǒng)方面也做了統(tǒng)一考慮。 總之， 8086(8088)微處理器不僅將微處理器的內(nèi)部寄存器擴充至 16位，從而使尋址能力和算術(shù)邏輯運算能力有了進一步提高，而且由于采取了上述一些措施，使得微處理器的綜合性能與 8位微處理器相比有了明顯的提高。 第 2章 微型計算機概述 MX 8086CPU的引線及其功能 8086 CPU是一塊具有 40條引出線的集成電路芯片，其各引出線的定義如圖 。為了減少芯片的引線，許多引線都具有雙重定義和功能，采用分時復(fù)用方式工作，即在不同時刻，這些引線上的信號是不同的。同時，8086CPU上有 MN/ 輸入引線，用以決定 8086CPU工作在哪種工作模式之下。當(dāng) MN/ =1時， 8086CPU工作在最小模式之下。此時，構(gòu)成的微型機中只包括一個 8086CPU，且系統(tǒng)總線由 CPU的引線形成，微型機所用的芯片少。當(dāng)MN/ =0時， 8086CPU工作在最大模式之下。 MXMX第 2章 微型計算機概述 在此模式下，構(gòu)成的微型計算機中除了有 8086CPU之外，還可以接另外的 CPU(如 808 8089等 )，構(gòu)成多微處理器系統(tǒng)。 同時，這時的系統(tǒng)總線要由 8086CPU的引線和總線控制器 (8288)共同形成，可以構(gòu)成更大規(guī)模的系統(tǒng)。 第 2章 微型計算機概述 1．最小模式下的引線 在最小模式下， 8086CPU的引線如圖 (不包括括號內(nèi)的信號 )。現(xiàn)對各引腳介紹如下： A16～ A19/S3～ S6：這是 4條時間復(fù)用、三態(tài)輸出的引線。在 8086CPU執(zhí)行指令過程中，某一時刻從這 4條線上送出地址的最高 4位 A16～ A19。而在另外時刻，這 4條線送出狀態(tài)S3～ S6。這些狀態(tài)信息里， S6始終為低， S5指示狀態(tài)寄存器中的中斷允許標(biāo)志的狀態(tài)，它在每個時鐘周期開始時被更新， S4和 S3用來指示 CPU現(xiàn)在正在使用的段寄存器，其信息編碼如表 。 第 2章 微型計算機概述 圖 8086CPU的引線 第 2章 微型計算機概述 表 S S3的狀態(tài)編碼 S 4 S 3 所代表的段寄存器 0 0 數(shù)據(jù)段寄存器 0 1 堆棧段寄存器 1 0 代碼段寄存器或不使用 1 1 附加段寄存器 第 2章 微型計算機概述 在 CPU進行輸入 /輸出操作時，不使用這 4位地址，故在送出接口地址的時間里，這 4條線的輸出均為低電平。 在一些特殊情況下 (如復(fù)位或 DMA操作時 )，這 4條線還可以處于高阻 (或浮空、或三態(tài) )狀態(tài)。 AD0～ AD15：它們是地址、數(shù)據(jù)時分復(fù)用的輸入 /輸出信號線，其信號是經(jīng)三態(tài)門輸出的。由于 8086微處理器只有 40條引腳，而它的數(shù)據(jù)線為 16位，地址線為 20位，因此引線數(shù)不能滿足信號輸入 /輸出的要求。 第 2章 微型計算機概述 于是在 CPU內(nèi)部就采用時分多路開關(guān)，將 16位地址信號和 16位數(shù)據(jù)信號綜合后，通過這 16條引腳輸出 (或輸入 )。利用定時信號來區(qū)分是數(shù)據(jù)信號還是地址信號。通常，CPU在讀 /寫存儲器和外設(shè)時，總是先給出存儲器單元的地址或外設(shè)的端口地址，然后才讀 /寫數(shù)據(jù)，因而地址和數(shù)據(jù)在時序上是有先后的。如果在 CPU外部配置一個地址鎖存器，在這 16條引線出現(xiàn)地址信號的時侯把地址信號鎖存在鎖存器中，利用鎖存器的輸出去選通存儲器的單元或外設(shè)端口，那么在下一個時序間隔中，這 16條引腳就可以作為數(shù)據(jù)線進行數(shù)據(jù)的輸入或輸出操作了。 第 2章 微型計算機概述 M/IO：它是 CPU的三態(tài)輸出控制信號，用來區(qū)分當(dāng)前操作是訪問存儲器還是訪問 I/O端口。若該引腳輸出為低電平，則訪問的是 I/O端口；若該引腳輸出為高電平，則訪問的是存儲器。 WR：它是 CPU的三態(tài)輸出控制信號。該引腳輸出為低電平時，表示 CPU正處于寫存儲器或?qū)?I/O端口的狀態(tài)。 第 2章 微型計算機概述 DT/ ：該引腳是 CPU的三態(tài)輸出控制信號，用于確定數(shù)據(jù)傳送的方向。高電平為發(fā)送方向，即 CPU寫數(shù)據(jù)到內(nèi)存或接口；低電平為接收方向，即 CPU到內(nèi)存或接口讀數(shù)據(jù)。該信號通常用于數(shù)據(jù)總線驅(qū)動器 8286/8287(74245)的方向控制。 ：這是 CPU經(jīng)三態(tài)門輸出的控制信號。該信號有效時，表示數(shù)據(jù)總線上有有效的數(shù)據(jù)。它在每次訪問內(nèi)存或接口以及在中斷響應(yīng)期間有效。它常用做數(shù)據(jù)總線驅(qū)動器的片選信號。 RDEN第 2章 微型計算機概述 ALE：三態(tài)輸出控制信號，高電平有效。當(dāng)它有效時，表明 CPU經(jīng)其引線送出有效的地址信號。因此，它常作為鎖存控制信號將 A0～ A19鎖存于地址鎖存器的輸出端。 ：它是讀選通三態(tài)輸出信號，低電平有效。當(dāng)其有效時，表示 CPU正在進行存儲器或 I/O讀操作。 RD第 2章 微型計算機概述 READY：它是準(zhǔn)備就緒輸入信號，高電平有效。當(dāng)CPU對存儲器或 I/O進行操作時，在 T3周期開始采樣READY信號。若為高電平，表示存儲器或 I/O設(shè)備已準(zhǔn)備好；若其為低電平，表明被訪問的存儲器或 I/O設(shè)備還未準(zhǔn)備好數(shù)據(jù)，則應(yīng)在 T3周期以后，插入 TWAIT周期 (等待周期 )，然后在 TWAIT周期中再次采樣 READY信號，直至READY變?yōu)橛行?(高電平 )， TWAIT周期才可以結(jié)束，進入T4周期，完成數(shù)據(jù)傳送。 第 2章 微型計算機概述 INTR：它是可屏蔽中斷請求輸入信號，高電平有效。CPU在每條指令執(zhí)行的最后一個 T狀態(tài)采樣該信號，以決定是否進入中斷響應(yīng)周期。這條引腳上的請求信號，可以用軟件復(fù)位內(nèi)部狀態(tài)寄存器中的中斷允許位 (IF)加以屏蔽。 ：它是可用 WAIT指令對該引腳進行測試的輸入信號，低電平有效。當(dāng)該信號有效時， CPU繼續(xù)執(zhí)行程序；否則 CPU就進入等待狀態(tài) (空轉(zhuǎn) )。這個信號在每個時鐘周期的上升沿由內(nèi)部電路進行同步。 TEST第 2章 微型計算機概述 NMI：它是屏蔽中斷輸入信號，邊沿觸發(fā)，正跳變有效。這條引腳上的信號不能用軟件復(fù)位內(nèi)部狀態(tài)寄存器中的中斷允許位 (IF)予以屏蔽，所以由低到高的變化將使 CPU在現(xiàn)行指令執(zhí)行結(jié)束后就引起中斷。 RESET：它是 CPU的復(fù)位輸入信號，高電平有效。為使 CPU完成內(nèi)部復(fù)位過程，該信號至少要在 4個時鐘周期內(nèi)保持有效。復(fù)位后 CPU內(nèi)部寄存器的狀態(tài)如表 ，各輸出引腳的狀態(tài)如表 。表 (S0)到 各引腳均處于浮動狀態(tài)。當(dāng) RESET返回低電平時， CPU將重新啟動。 INTADEN第 2章 微型計算機概述 表 復(fù)位后的內(nèi)部寄存器狀態(tài) 內(nèi)部寄存器 內(nèi) 容 內(nèi)部寄存器 內(nèi) 容 狀態(tài)寄存器 清除 SS 寄存器 0000H IP 0000H ES 寄存器 0000H CS 寄存器 F F F F H 指令隊列寄存器 清除 DS 寄存器 0000H 第 2章 微型計算機概述 表 復(fù)位后各引腳的狀態(tài) 引腳名 狀 態(tài) 引腳名 狀 態(tài) AD0～ AD7 浮動 RD 輸出高電平后浮動 A D8～ A D15 浮動 IN T A 輸出高電平后浮動 A16 / S3～ A19 / S6 浮動 A L E 低電平 7S/B H E 高電平 H L D A 低電平 D E N ( 0S ) 輸出高電平后浮動 RQ /0GT 高電平 D T / R ( 1S ) 輸出高電平后浮動 RQ /1GT 高電平 M / IO ( 2S ) 輸出高電平后浮動 QS0 低電平 WR ( L O C K ) 輸出高電平后浮動 QS1 低電平 第 2章 微型計算機概述 ：它是 CPU輸出的中斷響應(yīng)信號，是 CPU對外部輸入的 INTR中斷請求信號的響應(yīng)。在響應(yīng)中斷過程中，由引出端送出兩個負(fù)脈沖，可用做外部中斷源的中斷向量碼的讀選通信號。 HOLD：它是高電平有效的輸入信號，用于向 CPU提出保持請求。當(dāng)某一部件要占用系統(tǒng)總線時，可通過這條輸入線向 CPU提出請求。 INTA第 2章 微型計算機概述 HLDA：這是 CPU對 HOLD請求的響應(yīng)信號，是高電平有效的輸出信號。當(dāng) CPU收到有效的 HOLD信號后，就會對其做出響應(yīng)：一方面使 CPU的所有三態(tài)輸出的地址信號、數(shù)據(jù)信號和相應(yīng)的控制信號變?yōu)楦咦锠顟B(tài) (浮動狀態(tài)