計算機組成原理第五章中央處理器習(xí)題課(文件)
【正文】 寬度為（ B）比特；內(nèi)存地址寄存器的寬度為（ C）比特；程序計數(shù)器的寬度為（ D）比特，該寄存器能夠?qū)崿F(xiàn)自動加（ E）操作。 ? 由此可得出結(jié)論，垂直型微指令的字長度比水平型微指令（ E）。 ? 通用寄存器可以存放數(shù)據(jù)和地址，還可以用做指令寄存器 IR和程序計數(shù)器 PC。 ?四、綜合題 ? 設(shè)計一個能產(chǎn)生 5個機器周期的時序電路，假設(shè)完成每條指令功能的時間均為 5個機器周期。 ?解答：微程序控制器框圖如下。 ? —— 加上 PLA控制器如何解答。 ? —— 加上 PLA控制器如何解答。 移位器 A選通門 （與或門） B選通門 （與或門） 右移 R 左移 L 直送 V +1 ALU + M 非邏輯 PC→B R1→B R1→B R2→B R2→B R3→B R3→B PC R1 R2 R3 PCout PCin R1out R1in R2out R2n R3in R3out MDR→A R1→A R2→A R3→A ?解答 ?：（ 1）相斥性微操作有以下五組： ?移位器（ R、 L、 V）； ? ALU（ +、 、 M）； ? A選通門的四個控制信號； ? B選通門的七個控制信號； ?寄存器的輸入與輸出控制信號（即，輸入時不能輸出，反之亦然）。圖中：SH移位器， ALU運算器可完成算術(shù)加減、邏輯與或運算， A， BALU的輸入寄存器，PC程序計數(shù)器， IR指令寄存器， SP堆棧指示器， R0~R3通用寄存器， M主存儲器， MBR主存數(shù)據(jù)緩沖寄存器，MAR主存地址緩沖寄存器。 SH ALU A B IR PC SP R0 R1 R2 R3 MBR M MAR 解答： 根據(jù)題意，可以考慮用斷定方式（下址字段法） 設(shè)計該機的微指令格式。 （ 2）在該假想機中實現(xiàn)取指令的數(shù)據(jù)通路為： PC →BUS ， BUS →MAR ， PC+1 →PC ， READ M， MBR →BUS ， BUS →IR ； 結(jié)合 1中設(shè)計完成的微指令 格式，可寫出取指令的各條微指令代碼如下（設(shè)控制存儲器的 0 號單元開始存放取指令微程序代碼） —— 0011 1011 000 00 1 01 00 0000001 1001 0011 000 00 0 00 10 ******* ? 寫出用微程序設(shè)計控制器時采用斷定方式形成后繼微地址的微指令格式，說明其中順序控制字段的各段位數(shù)如何確定。 A B C D E F G H a點 IR3=0 IR3=1 解答： 斷定方式形成后繼微地址的 微指令格式為： 微命令（控制）字段 測試判別字段 P 下址字段 順序控制字段 其中， P字段位數(shù)由微程序流程 中需要分支轉(zhuǎn)移的分支點個數(shù) 決定；下址字段位數(shù)由微程序 可在控制存儲器中實現(xiàn)轉(zhuǎn)移的空 間范圍決定，一般以全部控存 空間為限。 ? （ 3）簡述完成指令 LDA X的數(shù)據(jù)通路（ X為內(nèi)存地址， LDA功能為（ X） → AC）。 ? 1某 CPU數(shù)據(jù)通路為雙總線結(jié)構(gòu)，如圖所示。 IR PC R1 R2 R3 R4 RA M MDR MAR ALU 。再寫出實現(xiàn)加法指令 ADD X，（ R1）的過程，該指令功能 ?：（ R1） +（ X）→ X， X為存儲器某一單元的地址。 ? （ 5）簡述完成指令 STA Z的數(shù)據(jù)通路（ Z為內(nèi)存地址， STA功能為（ AC） → Z）。 ? （ 1）標明圖中四個寄存器的名稱。要求： ? （ 1）試為各條微指令在控制存儲器中分配適當?shù)牡刂?—— 請在流程圖中各微指令的右上角用二進制標出； ? （ 2）給出每條微指令的代碼（碼點），其中，微命令字段仍用 A~H的字母形式表示 —— 請按統(tǒng)一的微指令格式列成一張表格的形式，并將（ 1）中安排的微地址體現(xiàn)為表格中每行即每條微指令在控存中的存儲地址。 ?從假想機框圖分析，對其實現(xiàn)控制需要的全部微命令共有五類 28個： ?①寄存器 → BUS的微命令 9個： ? SH →BUS ， IR →BUS ， PC →BUS ， SP →BUS ，R0 →BUS ， R1 →BUS ， R2 →BUS ， R3 →BUS ，MB
語文相關(guān)推薦
鄂ICP備17016276號-1