led點(diǎn)陣動(dòng)畫(huà)顯示控制的vhdl程序?qū)崿F(xiàn)(文件)
【正文】 要顯示的漢字的控制字節(jié)數(shù)據(jù)，同時(shí)由掃描模塊輸出的5位掃描碼經(jīng)兩個(gè)416譯碼器解碼后決定相應(yīng)的某一列可以被點(diǎn)亮，而另外31列都不能被點(diǎn)亮。如此進(jìn)行，就可以在LED點(diǎn)陣模塊上滾動(dòng)顯示ROM中存儲(chǔ)的漢字。在用VHDL編程的時(shí)候，可以定義一個(gè)變量x作為“滑窗”在ROM上的起始地址，設(shè)計(jì)一個(gè)進(jìn)程按一定的頻率對(duì)x進(jìn)行累加，再設(shè)計(jì)一個(gè)進(jìn)程將以x為起始地址的長(zhǎng)度為32的ROM中的區(qū)域動(dòng)態(tài)顯示在LED點(diǎn)陣中。當(dāng)n為0時(shí)漢字滾動(dòng)的速度最快，n為7時(shí)LED點(diǎn)陣上顯示的漢字靜止。計(jì)數(shù)累加 if dount=255 then if S=15 then S=0000。 else S=S。 end if。 列選擇 when 0001=keyc=0000000000000010。 when 0101=keyc=0000000000100000。 when 1001=keyc=0000001000000000。 when 1101=keyc=0010000000000000。 end case。 when 0011=keyr=1011000000111011。 when 0111=keyr=1100111111100001。 when 1011=keyr=1110000111110111。 when 1111=keyr=1001111111110011。end process。139。n的范圍為0~7代表了漢字的不同的滾動(dòng)速度。Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl腳本完成設(shè)計(jì)流程外，提供了完善的用戶圖形界面設(shè)計(jì)方式。此外，Quartus II 通過(guò)和DSP Builder工具與Matlab/Simulink相結(jié)合，可以方便地實(shí)現(xiàn)各種DSP應(yīng)用系統(tǒng)；支持Altera的片上可編程系統(tǒng)（SOPC）開(kāi)發(fā)，集系統(tǒng)級(jí)設(shè)計(jì)、嵌入式軟件開(kāi)發(fā)、可編程邏輯設(shè)計(jì)于一體，是一種綜合性的開(kāi)發(fā)平臺(tái)。Altera Quartus II 作為一種可編程邏輯的設(shè)計(jì)環(huán)境, 由于其強(qiáng)大的設(shè)計(jì)能力和直觀易用的接口，越來(lái)越受到數(shù)字系統(tǒng)設(shè)計(jì)者的歡迎。改進(jìn)了軟件的LogicLock模塊設(shè)計(jì)功能，增添 了FastFit編譯選項(xiàng)，推進(jìn)了網(wǎng)絡(luò)編輯性能，而且提升了調(diào)試能力。ledarray。 選擇目標(biāo)器件（2）選擇工作方式，編程方式，及閑置引腳狀態(tài)單擊上圖中的deviceamp。 選擇配置器件工作方式在configuration項(xiàng)中，其下方的Generate pressed bitstreams處打勾，這樣就能產(chǎn)生用于EPCS的POF壓縮配置文件。選擇Processing菜單中start pilation，在窗口的下方processing欄中顯示編譯信息。設(shè)置仿真時(shí)間為50us,。選擇菜單Assignment中的Settings，在Settings窗口下選擇Simulator，在右側(cè)的simulation mode項(xiàng)下選擇timing，即選擇時(shí)序仿真?，F(xiàn)在所有設(shè)置進(jìn)行完畢，在菜單processing項(xiàng)下選擇start simulation，直到出現(xiàn)simulation was successful，仿真結(jié)束 。選中Tools菜單中的Netlist 項(xiàng)，在出現(xiàn)的下拉菜單中有三個(gè)選項(xiàng)：RTL viewer,即HDL的RTL級(jí)圖形觀察器。程序調(diào)試一定要細(xì)心，一定要有耐心，只有這樣才能取得最后的成功。畢業(yè)論文是本科階段一次非常難得的理論與實(shí)際相結(jié)合的機(jī)會(huì)，通過(guò)這次比較完整的論文設(shè)計(jì)，我擺脫了單純的理論知識(shí)學(xué)習(xí)狀態(tài)，和實(shí)際設(shè)計(jì)的結(jié)合鍛煉了我的綜合運(yùn)用所學(xué)的專業(yè)基礎(chǔ)知識(shí)，解決實(shí)際問(wèn)題的能力，同時(shí)也提高了查閱文獻(xiàn)資料、設(shè)計(jì)手冊(cè)、設(shè)計(jì)規(guī)范以及電腦編程的能力，而且通過(guò)對(duì)局部的取舍，以及對(duì)細(xì)節(jié)的斟酌處理，都使我的能力得到了一定程度的鍛煉，經(jīng)驗(yàn)得到了豐富，并且意志品質(zhì)力，抗壓能力及耐力也都得到了不同程度的提升。和老師的溝通交流更使我從經(jīng)濟(jì)以及條件方面的因素對(duì)設(shè)計(jì)有了新的認(rèn)識(shí)也對(duì)自己提出了新的要求。 本著此設(shè)計(jì)的背景：基于可編程FPGA器件進(jìn)行系統(tǒng)芯片集成的新設(shè)計(jì)方法，正在快速地替代基于PCB板的傳統(tǒng)設(shè)計(jì)方式（使用單片機(jī)、存儲(chǔ)器和控制邏輯電路來(lái)進(jìn)行PCB板級(jí)的系統(tǒng)集成）。在大學(xué)階段，我在學(xué)習(xí)上和思想上都受益匪淺，這除了自身的努力外，與各位老師、同學(xué)和朋友的關(guān)心、支持和鼓勵(lì)是分不開(kāi)的。我將銘記我曾是一名中南林業(yè)科技大學(xué)涉外學(xué)子，在今后的工作中把學(xué)校的優(yōu)良傳統(tǒng)發(fā)揚(yáng)光大。懇請(qǐng)閱讀此篇論文的老師、同學(xué)，多予指正，不勝感激！ 參考文獻(xiàn)：[1] :科學(xué)出版社,2006[2] :國(guó)防工業(yè)出版社,2004[3] :機(jī)械工業(yè)出版社,2002[4] :上海大學(xué)出版社,2000[5] ：西安電子科技大學(xué)出版社，2002[6] ，：中國(guó)電力出版社，2007[7] ：電子工業(yè)出版社，2002[8] ：電子工業(yè)出版社，2002[9] （EDA）：成都電子科技大學(xué)出版社，2000[10] ：清華大學(xué)出版社，2000[11] ．清華大學(xué)出版社，2005年10月．1[12] ．模擬電子技術(shù)基礎(chǔ)．清華大學(xué)，2006年5月．4
數(shù)學(xué)相關(guān)推薦
鄂ICP備17016276號(hào)-1